毕业设计（论文）基于CPLD的DSP系统接口设计.doc

《毕业设计（论文）基于CPLD的DSP系统接口设计.doc》由会员分享，可在线阅读，更多相关《毕业设计（论文）基于CPLD的DSP系统接口设计.doc（42页珍藏版）》请在三一办公上搜索。

1、基于CPLD的DSP系统接口设计中文摘要本论文详细介绍了基于CPLD的DSP系统接口设计的方案与实现方法。在本次设计过程中，主要是以模块思想来设计整个DSP系统。在整个硬件系统设计中，以DSP芯片为核心，用CPLD来实现控制数据中转、与外围设备的通信。本论文介绍了如何利用CPLD设计并实现TMS320C5416芯片与SRAM、FLASH、串并转换器等外围设备之间的接口，即利用了CPLD实现TMS320C5416系统接口的扩展。关键词:DSP;系统接口; CPLDDesign DSP system connection with CPLDAbstractThe present paper in

2、detail introduced the DSP system connection of based on the CPLD designs plan and the realization method. In this design process, mainly designs the entire DSP system by the module of thought. In the entire hardware system design process, takes the DSP chip as the core, realizes the control data rel

3、ay by the CPLD decoding, and the auxiliary equipment correspondence. This introduced how switching using CPLD connection designs the between TMS320C5416 chip and SRAM, FLASH, string and auxiliary equipment and so on, namely used CPLD to design the TMS320C5416 system connection the expansion. Key wor

4、ds: DSP ; The interface of system ;CPLD第一章：绪论1.1 课题的提出及意义随着信息化技术的飞速发展，各种便携式电子产品和个人助理不断涌现，但是，许多消费电子的采集处理系统有着自身的不足，采集装置的复杂化，图像实时处理对处理器的依赖，图像处理系统的造价、速度及体积都成为限制图像技术应用的瓶颈。比如采用PCI 或ISA 总线接口的图像采集卡都必须依赖计算机才可以实现图像的采集和处理，这样的配置使得系统在由于体积导致的额外成本及系统整体架构复杂度方面的开销大大增加。如果采用单片机之类的微处理器来取代计算机，又难以实现数据实时处理的要求，从而导致系统性能指标的下

5、降。因此，寻求合适的处理器已成为目前图像采集处理系统的当务之急。随着微电子技术、计算机技术和通信技术的迅猛发展，数字化技术己广泛深入地应用于现代国防、现代科技和国民经济的各个领域，在社会活动和个人生活中都随处可见其形影。数字化技术的基础和核心是通用数字信号处理器( DSP ）及其相应的程序软件。这就使得DSP ( Digital Signal Processor ）及其应用程序在国防、科技、国民经济中占有特殊地位。因此开发DSP 及其应用程序是当今科学和社会发展所需。 数字信号处理内容日益复杂，同时，在很多情况下对系统的速度要求越来越高，数字信号处理技术已发展成为一门关键的技术。一方面能利用D

6、SP软件控制的灵活性，另一方面又能利用CPLD硬件上的高速、高集成度和可编程性。所以极大地促进了数字信号处理技术的进一步的发展，同时数字信号处理领域得到了极大的拓展。 由于DSP芯片采用程序空间和数据空间分离的哈佛结构，对程序和数据并行操作，使其成倍地提高处理速度。而与之配套的外围器件却没有像DSP那样的高速率，既利用小规模逻辑器件译码的方式不能满足DSP系统的需求。特别是DSP与多个外部器件同时通信时，独立实现每个器件与DSP接口连接是很困难的，而DSP系统经常需要多个外部快速器件的配合，这些部件往往是专门的电路。它们可以由可编程器件来实现。因而可编程逻辑器件发展到现在，规模越来越大，功能越

7、来越强，价格越来越低，相配套的EDA 软件也越来越完善，使其在现代电子系统设计中所占的地位越来越重要。CPLD 以其开发周期短、成本低、灵活性强的特点，已成为EDA 技术的一个重要组成部分。这里我们选择DSP 和CPLD 作为研究课题，以期能尽快掌握数字信号处理和EDA 这两种技术。1.2 课题主要内容 本课题研究如何以DSP （数字信号处理器）和CPLD （复杂可编程逻辑器件）为核心构建硬件系统，在整个系统的设计中，以DSP芯片为核心去控制CPLD以达到控制外围设备。介绍了如何利用CPLD设计TMS320C5416芯片与外围设备之间的接口，既利用CPLD设计TMS320C5416系统接口的扩

8、展。这种设计方法使数字信号处理整个系统的速度得到很大的提高。本文的研究主要集中在以下几个方面：(1) 在海尔广科提供的DSP实验箱环境下，利用图形输入和VHDL 语言两种方式完成CPLD 程序的编写、校验、仿真以及时序分析，使CPLD 能够控制其外围电路进行正常工作。(2) 在有海尔广科实验箱的环境下，分析系统的硬件电路、绘制系统原理图，同时熟悉DSP 的CCS 开发环境，在内部进行一些算法调试工作。(3) 对电路板进行调试。包括对CPLD 电路的调试，对DSP 电路的调试，对外围电路的调试（存储器、缓冲器等）。另外，对电路调试过程中出现的问题和解决方法做必要的分析和探讨。(4) 设计各模块的

9、程序。1.3 论文的章节安排 本论文共分五章，各章的内容安排如下第一章概括论述了基于DSP 和CPLD 的图像采集处理系统的提出和意义，并对所要研究的内容进行了总结。第二章从全局出发探讨了基于DSP 和CPLD 的图像采集处理系统的总体设计方案，规划了系统组成，阐述了系统的基本原理，并根据系统的目标要求对核心处理器及外围器件的选型进行了分析。第三章详细介绍了图像采集处理系统的硬件电路设计，包括TMS320C5416的硬件结分析，CPLD的接口设计，液晶显示的接口设计，数/模转换器的接口设计，电源电路设计，存储器的接口设计等。第四章介绍了CCS软件，VHDL语言及各各模块的程序设计第六章总结了课

10、题中主要的研究成果，指出了系统今后的改进方向。第二章：系统总体设计2.1 DSP的系统结构DSP是Digital Signal Processing 和 Digital Signal Processor 的通用简称。前者是数字信号处理技术，指将模拟信号采样进行数字化处理后的信号进行分析、处理，侧重于理论、算法及实现，不仅涉及许多科学，还广泛应用于多种领域。后者是数字信号处理器（DSP芯片）技术，是实现数字信号处理技术的硬件支持。数字信号处理器是数字信号处理技术与数字信号处理应用之间的桥梁和纽带。数字 信号处理器技术能够的到广泛的普及和应用，在很大程度上得益于数字信号处理技术的发展使得其性能的提

11、高和价格的下降。2.1.1 DSP的概况自从1982年美国德洲仪器公司（Texas Instrument,即TI）推出第一代DSP芯片TMS320C10及其系列产品以来，经过二十几年的发展，DSP器件在其速度、性能以及开发软件得到了迅速发展。生产DSP器件的公司数量增多并且规模不断壮大，DSP生产厂家除了TI公司外，还有美国模拟公司（AD）、朗讯（TA&T）、摩托罗拉（Motorola）、NEC等。目前，通用DSP芯片的代表性产品包括TI公司的TMS320系列、AD公司ADSP21xx系列、Motorola公司的DSP56xx系列和DSP96xx系列、AT&T公司的DSP16/16A 和 DS

12、P32/32C等单片器件，其中TI公司的产品所占有市场份额最大。从1982年TI公司推出第一个定点DSP芯片TMS320C10。至今，TMS320系列的DSP产品已经经历了若干代：TMS320C1x、TMS320C2x、TMS320C2xx、TMS320C5x、TMS320C54x、TMS320C62x等定点DSP。同一代TMS320系列DSP产品的CPU结构是相同的，但其片内存储器及外设电路的配置不一定相同。由于片内集成了存储器和外围电路，使TMS320系列器件的系统成本降低，并且节省电路板的空间。TI的三大主力DSP产品为C2000系列主要用于数字控制系统；C5000（C54x、C55x）

13、系列主要用于低功耗、便携的无线通信终端产品；C6000系列主要用于高性能复杂的通信系统。C5000系列中的TMS320C54x系列DSP芯片被广泛应用于通信和个人消费电子领域。本次设计是利用了TI公司的TMS320C5402芯片来设计系统。2.1.2 CPLD的概况可编程逻辑器件（PLD, Programmable Logic Devices）是20世纪70年代发展起来的一种新的集成器件。他是ASIC的一个重要分支，是厂家作为一种通用性器件生产出的半定制电路，用户可以通过对器件编程实现所需要的逻辑功能。它的应用和发展不仅简化了电路设计，降低了成本，提高了系统的可靠性，而且给数字系统设计方式带来

14、了革命性的变化20世纪70年代出现的可编程逻辑阵列（PLD）是PLD的一种，它在结构上由可编程的与门阵列和可编程的或门阵列构成，阵列规模比较小，编程比较繁琐。第一个得到普遍应用的PLD器件是后来出现的由可编程的与门阵列和固定的或门阵列组成，采用熔丝编程方式的可编程阵列逻辑（PAL），它设计比较灵活，器件速度快。20世纪80年代初期，美国Lattice公司发明了通用阵列逻辑（GAL），采用输出逻辑宏单元（OLMC）的结构和E2PROM工艺，具有可编程、可擦除和可长期保持数据的优点，使用灵活，得到更广泛的应用。PAL和GAL都属于简单的PLD，设计灵活，对开发软件要求低，但规模小，难以实现复杂的逻

15、辑功能。随着技术的发展，简单PLD在集成度和性能方面的局限性也暴露出来，其寄存器、I/O引脚、时钟资源限制，没有内部互连，因此包括EPLD、CPLD、FPGA在内的复杂PLD迅速发展起来，并且高密度、高速度、低功耗以及结构体系更灵活、适应范围更广泛的方向发展。CPLD是在PAL和GAL等逻辑器件的基础之上发展起来的。与以往的PAL和GAL等相比较，CPLD的规模比较大，可以替代几十甚至几千块通用IC芯片。这样的CPLD实际上就是一个子系统部件。这种芯片受到世界范围内电子工程设计人员的广泛关注和普遍欢迎。CPLD芯片都是特殊的ASIC芯片，除了具有ASIC的特点之外，还具有以下几个优点： 1、

16、随着超大规模集成电路VLSI(Very Large Scale Ic)工艺的不断提高，单一芯片内部可容纳上百万个晶体管。CPLD芯片的规模也越来越大，其单片逻辑门数已达到上百万门，所能实现的功能越来越强，同时还可以实现系统集成。 2、CPLD芯片在出厂之前100%都做过测试，不需要设计人员承担投片风险和费用。设计人员只需在自己的实验室里就可以通过相关的软硬件环境来完成芯片的最终功能设计。所以，CPLD的资金投入少，节省了许多潜在的花费。 3、 用户可以反复地编程、擦除、使用或者在外围电路不动的情况下，用不同软件就可实现不同的功能；因此，CPLD试制样片，能以最快的速度占领市场。CPLD软件包中

17、有各种输入工具、仿真工具、版图设计工具及编程等全线产品，使电路设计人员在很短的时间内就可以完成电路的输入、编译、优化、仿真，甚至最后芯片的制作。当电路有少量改动时，更能显示出CPLD的优势。电路设计人员使用CPLD进行电路设计时，不需要具备专门的IC(集成电路)深层次的知识。4速度可预测良好同时由于可编程器件EDA技术迅猛发展，EDA技术在不同的时期有不同的内容，其含义已经不止局限在当初的电路版图的设计自动化概念上，而今的EDA技术已发展成为一台计算机、一套EDA软件和一片或几片大规模可编程芯片（CPLD/FPGA）就能完成电子系统的设计。基于EDA技术的发展， CPLD/FPGA产品采用先进

18、的JTAG-ISP和在系统配制编程，这种编程方式可轻易地实现红外线编程、超声编程或无线编程，或通过电话线远程编程，编程方式简便、先进。这些功能在工控、智能仪表、通信和军事上有特别用途。CPLD/FPGA是通过符合国际标准的硬件描述语言（VHDL或Verilog-HDL）来进行电子系统设计和产品开发。因而采用CPLD在实现小型化、集成化和高可靠性的同时，还减小了风险，降低了成本，缩短了周期。结合本次设计的DSP系统接口的特点。本次利用CPLD来设计DSP系统接口比较合适。CPLD在这里起到辅助作用，即由DSP芯片来控制CPLD以达到控制外围设备的输入输出。2.1.3 基于CPLD的DSP系统结构

19、 本系统主要由图像采集和图像处理三大部分组成。由CPLD 进行逻辑控制，DSP进行处理，外围电路对其功能进行实现。因此DSP系统可以由一个DSP和CPLD及外围设备组成，也可能由多个DSP组成，完全取决于系统以及DSP处理的要求。本次设计的DSP系统是由一个DSP及外围设备组成，主要由如图1所示组成。图1基于CPLD的DSP系统结构DSP芯片系统的主要任务是将输入的信号按照一定算法进行分析、处理，然后将输出结果以数据流的形式输出。整个系统的协调运行主要依靠正确的地址分配、逻辑控制等电路设计，可以用FPGA等可编程逻辑器件来完成，除此CPLD还可以在复杂的DSP系统中扮演接口、协处理角色。由于D

20、SP芯片及其中的CPLD等都具有可编程性、保密性等优势，因此整个系统灵活性高，适应性强、保密性能好。基于CPLD的DSP系统结构包括1仿真器（JTAG）、2数/模转换器（ADCDAC）、3液晶和数码显示器（LCD，LED）、4USB接口、5电源电路（POWER）、6语音存储器（NANT-FLASH）、7异步串行电路（UART）、8音频解码电路（CODEC）、9键盘（KEL）、10电动机（MOTOR）、11DSP芯片（TMS320C5416）、12CPLD芯片组。2.2 DSP的系统器件选型本系统设计的目的在于开发体积小、成本低的脱机图像采集处理系统。所以在满足系统要求的前提下，在器件选择方面，

21、应尽可能地减少系统资源的冗余，提高系统的集成度。2.2.1处理器的选择采用数字信号处理的方式必须选择合适的微处理器（Micr 叩rocessor ) ，目前的微处理器分为通用处理器、单片机和DSP 三大类。DSP 与单片机和传统的通用微处理器相比具有很大的优越性。与目前普遍采用的单片机相比，DSP 具有较高的集成度并具有更快的运行速度，DSP 器件比16 位单片机单指令执行时间快8 一10 倍，在乘法处理上，DSP 的优势更为明显，完成一次乘累加运算快16 一30 倍。这一性能决定了DSP 的应用领域主要集中在较复杂的算法处理中，如：数字图像处理、数字语音编码等领域，而单片机则主要用于工业控制

22、等对处理速度和处理性能要求较低的环境DSP与通用处理器相比具有很多优点：大多数DSP 采用了哈佛结构，将程序存储空间和数据存储空间划分开，可同时为处理器核心提供数据与指令，因此，DSP 能够在单工作周期内完成多个存储器访问指令，而通用处理器则不行；DSP 处理器使用专门的硬件来实现单周期乘法，并增加了累加寄存器来处理多个乘积的和，所以DSP 在密集乘法计算中具有先天优势；DSP 实现了零开销。DSP 系统以数字信号处理为基础，具有数字信号处理的全部优点： 具有实时性，DSP 速度远高于一般CPU ，用DSP 组成的数字信号处理系统可以实时工作： 具有灵活性，通过DSP 的软件编程实现处理，故修

23、改、升级、置换都很灵活，硬件平台一般不需改动； 精度高，在模拟电路中元件精度很难达到10 一3 以上，而数字系统可做到10 . 5 的精度： 可靠性高，因为是数字器件，又是软件工作方式，故降低了老化效应和对噪声的敏感度； 成本降低，因为DSP 是可编程的、硬件简化、芯片数量少、制作重复性好、开发周期短、具有完整的开发和调试工具。近年来，各种集成化的DSP 的性能得到很大改善，软件和开发工具也越来越多、越来越好，价格却大幅度下滑，从而使得DSP 技术更容易广泛使用，越来越多的用户开始选用DSP 器件来提高产品性能。本系统通过微处理器对采集的图像数据进行比较分析、二值化、滤波等处理，要求速度快、体

24、积小、易于实现，又由于图像数据的运算量比较大，使用传统的通用处理器或单片机无法满足要求，而DSP 芯片正好能满足高速运算处理的需要，它的运算速度直接决定了系统的处理能力，因此选择了DSP 作为硬件处理电路的核心器件。由于各DSP 厂家的开发方式、开发系统价格不尽相同，综合考虑产品的易于升级和技术支持条件、开发软件的完整性以及价格等方面的因素，我们选择了双公司的DSP 芯片。 TMs320 系列DSP 按照所支持的数据类型不同可分为定点和浮点两类，在图像采集处理系统中，我们所进行的算法操作是相对于像素而言的，一般不涉及到浮点运算，因此选用定点算法，使用定点DSP TI 公司的TMS320C54X

25、X 是为实现低功耗、高性能而设计的定点DSP 芯片。根据本系统的低功耗、低成本、微型化的性能要求，考虑到运算速度、存储空间大小、性能价格比、硬件资源、开发工具、功耗以及芯片订货的难易程度等多个方面，我们选定了TMS320VC5416（以下简写为VC5416 ）作为核心处理器。VC5416 是Tl 公司推出的新一代定点DSP 芯片，它除了继承老产品的优点以外，还增加了更多的硬件资源，时钟频率高达100MHz ，性价比较高，从而成为当前静态图像处理的主流产品。下面列出VC5416 的主要特点(1) 存储空间可达192Kx 16bit ，其中64K 字的程序空间、64K 字的数据空间、64K 字的F

26、O 空间。此外，还具有丰富的片上外设(2) 流水线结构：一条DSP 指令的执行被分为6 个不同的阶段，这6 个不同的阶段可以并行执行，即一个指令周期内可以有6 条指令处于执行的不同阶段。(3) 多处理单元：VC54OZ 的内部集成多个处理单元，如算术逻辑单元（ALU ）、辅助寄存器运算单元（ARAU ）、累加器（ACC ）以及硬件乘法器（MUL ) 单元等，它们可以在一个指令周期同时进行运算。(4) 外设：2 个自动缓冲串行BSP ( Auto 一Buffered Serial Port ）接口和1 个8 位的与外部处理器通信的HPI ( Host Port Interface ）接口，1 个

27、IEEE 1 149 . 1 标准JTAG 接口（仿真接口）; 2 个18 位计数器和1 个可编程状态产生器。(5) 特殊指令：DSP 指令集中，设有专门的指令，如累加乘指令MACD 等。(6) 功耗低.2.2.2 CPLD的选型 CPLD 是复杂可编程逻辑器件，它是在GAL 、PAL 的基础上发展起来的，规模大，比较适合时序、逻辑电路应用场合，在信号处理领域的应用也非常活跃。大容量和多1 / 0 引脚的特点更加扩大了其使用范围，它可以代替几十甚至上百块通用IC 芯片，具有编程灵活和实现方案容易改动等特点。即使电路板设计时有错误，也不必在板上飞线或重新制板，只要在CPLD 软件设计中进行修改就

28、可以改正，这样有利于使用者将更大规模的电路实现在一块芯片中，给系统集成带来了方便。 为了增加系统的集成度、可扩展性以使其具有更高的性能，从而达到小型化的目的，我们增加了一片CPLD 来完成整个系统的逻辑控制，如控制数据采集、存储器片选、地址译码、数据锁存等功能。 考虑到系统中需要CPLD 控制的输入输出管脚的数里、内部逻辑资源的使用情况以及Altera 公司CPLD 芯片的高性能、高集成度、价格合理以及开发工具方便的特点，本系统选用了MX300O 系列中的EPM3256ATC144 一10 。它是基于MAX3000 结构体系的高性能EEPROM 结构的CPLD 芯片，完全符合IEEE 1 1

29、49 . 1 JTAG 边界扫描标准，具有3 . 3V IsP 的功能，可通过JTAG 接口实现在线编程。引脚可以设置为开漏输出，支持多种电压接口。内部有256 个宏单元，16 个逻辑阵列块和5000 个门电路。每个宏单元有一个可编程的“与”阵和固定的“或”阵，以及一个具有独立可编程时钟、时钟使能、清除和置位功能的可配置触发器。为了能构成复杂的逻辑函数，每个宏单元可使用共享扩展乘积项和高速并联扩展乘积项，向每个宏单元提供多达32 个乘积项，这一特点使它更适合采用EDA 工具进行自动逻辑综合。Altera 的第三代开发工具MAX + P lusn 系统支持MAX3000 系列的编程开发和下载。该

30、系统是个单一的集成软件包，界面友好、集成度高并且有多种设计输入方式：通过图形编辑器创建图形设计文件（, gdf ) ；通过文本编辑器，有三种编程语言可供选择用于创建文本设计文件；还可以通过波形编辑器，创建波形设计文件（. wdf ）等。能够执行编译和逻辑综合、仿真、定时分析以及器件编程等工作，具有强大的逻辑设计功能。CPLD 有完善的开发平台支持，开发难度较小，开发出的硬件结构紧凑、性能可靠、保密性好且利于修改，这也是硬件接口开发的趋势。VHDL 的英文全名是VeryHighSpeed Integrated Circuit Hardware Description Language ，于198

31、2 年提出，1987 年底，被IEEE 和美国国防部确认为标准硬件描述语言。VHDL 作为IEEE 的工业标准硬件描述语言，得到众多EDA 公司的支持，在电子设计领域，已成为事实上通用的硬件描述语言。应用VHDL 进行系统设计的优点有：VHDL 具有强大的行为描述能力：具有丰富的仿真语句和库函数；对设计的描述具有相对独立性，设计者可以不懂硬件的结构，就能进行独立的设计。VHDL 的特点决定了其成为系统设计领域最佳的硬件描述语言。本方案在集成开发环境MAX + Plusn 下采用vHDL 语言编写和调试程序，最后通过JTAG 接口将程序下载到CPLD 器件中。2.3 DSP的系统流程图本次设计的

32、DSP系统采用模块设计思想，主要分为硬件、软件两大部分。系统开发流程如图3.2所示。以下简要叙述各阶段内容和设计原则，系统设计思路主要是将需要实现的功能描述清楚、准确，把设计任务书转化为量化的具体技术指标。(1) 系统的主时钟频率由DSP芯片频率来决定，本系统要求主时钟频率为160MHz 。(2) 由数据及程序的长短决定片内RAM的容量，是否需要扩展外围RAM及片外RAM的容量。(3) 由系统所要求的精度决定是16位还是32位，是定点还是浮点运算。(4) 根据系统是计算用还是控制用来决定对输入输出的要求。(5) 根据需求引出外围接口，如数据地址总线接口、模拟I/O接口、HPI接口等。第三章：系

33、统硬件接口设计与实现3.1 微处理器核心电路设计3.1.1 微处理器的选择设计 DSP 应用系统，选择 DSP 芯片是非常重要的一个环节。只有选定了DSP 芯片，才能进一步设计其外围电路及系统的其他电路。一般来说，微处理芯片选择时应考虑以下几方面因素：1、 DSP 芯片的运算速度；2、 DSP 芯片的价格；3、DSP 芯片硬件资源；4、DSP 芯片的运算精度；5、DSP 芯片的开发工具；6、DSP 芯片的功耗。目前，TI公司的主流DSP有三种系列：TMS320C2000系列、TMS320C5000系列和TMS320C6000系列。TMS320C2000系列的DSP是控制用的DSP，其片内RAM

34、较小，速度相对来说较低，主要用途是工业自动化、数字马达控制等领域；TMS320C5000系列是一种低功耗高性能16位定点DSP，速度为40MIPS400MIPS，主要用途是有线和无线通信、IP、便携式信息系统、寻呼机等；TMS320C6000系列主要用于无线基站、中心局交换机、图像处理等领域。综合这三种系列DSP的特点和本实验系统的要求，采用TMS320C5000系列中应用最广泛的TMS320C54xx是较合适的。结合本系统的特点，硬件系统核心的微处理器采用了TMS320VC5416芯片。3.1.2 核心部件的设计本系统使用 TMS320VC5409 作为系统的中央处理器件，其系统核心部件的

35、DSP 配置电路设计主要从以下方面考虑：1、系统在上电时检测外端口 CLKMD1、CLKMD2、CLKMD3 三个引脚，能自动根据这三个引脚电平不同组合来置位时钟模式；本设计使得 CLKMD1、CLKMD2、CLKMD3 连接到拔动开关，用户能根据需要对拔动开关进行设置来设定系统启动后的时钟频率高低。2、系统上电时检测外端口 MP / MC 引脚，该引脚设计连接于一拔动开关，以便用户能根据需要对拔动开关进行设置，选择系统启动运行于微处理器模式（选择低电平）或微计算机模式（选择高电平）。微计算机模式时，上电后 DSP从片内 ROM 区 FF80H 入口地址开始执行。3、TMS320VC5416

36、具有多种中断源输入，为了能进行资源再配置，设计时将所有中断引脚都连接到大规模可编程逻辑器件 (CPLD) 端，用户可以方便地根据不同需求进行中断资源的重新配置。采用可编程逻辑器件作为外围电路的接口电路，这样可通过具体的软件编程来实现逻辑电路的组合，使电路的工作状态更加灵活，可以灵活配置外部的功能模块。4、标准的 JTAG 接口是提供系统调试和仿真的接口。3.1.3 供电电源的设计TMS320VC5416 供电电源分为两种，即内核电源 (CVdd) 和 I/O 电源(DVdd)，DSP 芯片采用这种低电压分离式供电方式进行供电，这样它可以大大降低 DSP 芯片的功耗。芯片内核电源电压为 1.8V

37、 供电，外部引脚 I/O 仍然采用 3.3V 电压供电，这样可以直接与外部低压器件接口。同时，加电过程中，应当保证内核电源 (CVdd) 先上电，周边I/O接口电源DVdd后供电；关闭电源时，先关闭周边I/O接口电源 (DVdd)，再关闭内核电源 (CVdd)。这样，就考虑到了考虑DSP的上电顺序问题，那么DSP的工作状态会更加稳定、可靠。为了保护DSP器件，在CPU内核供电电源与I/O供电电源之间加一肖特基二极管进行保护；再有，电源有两种输出电压：1.8V及3.3V。对于1.8V输出而言, 用470uF的电容对输入电源滤波，用33uF的电容来实现输出滤波功能。对于3.3V输出而言,用1uF电

38、容对输入电源滤波,用33uF的电容来实现输出滤波功能。实验系统的电源输入为+5V。芯片介绍3.2 存储资源的配置3.2.1 DSP 芯片上的存储器资源128K16位片上RAM，包括8个8K16位片上双访程序/数据 RAM；8个8K16位片上单访程序RAM；16K16位片上ROM，可配置成程序存储器；DSP芯片中有丰富的内部快速存储器，使用内部存储器可以高速运行，达到芯片的最高速度.因此，充分利用内部存储器可以使DSP系统的整体性能达到最佳。程序区和数据区的分配受到以下三个关键设置的影响：1、硬件提供的MP/ MC设置引脚该管脚置低电平时，DSP被配置成微计算机 (Microcompute) 模

39、式，片上的ROM被映射到程序区的对应位置，本实验系统采用这种方式。该管脚置高电平时，DSP被配置成微处理器 (Microprocessor) 模式，片上的ROM不映射到程序区，系统必须在DSP工作之前将程序预先放到程序区中，使DSP一加电就可以有程序运行。2、寄存器中的OVLY设置位该位设置为1时，程序区0080H7FFFH的地址空间映射到了数据区32K字的双端口RAM的0080H7FFFH地址空间，这样程序区和数据区可以同时共用这部分片内RAM资源。该位设置为0时，程序区0080H7FFFH的地址空间没有映射到了内部数据区32K字的双端口RAM的0080H7FFFH地址空间，程序区的这部分空

40、间变为外部程序地址空间，程序区和数据区独立使用各自的这部分地址存储空间。3、寄存器中的DROM设置位该设置位为1时，程序区的C000HFEFFH地址空间映射在数据区。该设置位为0时，C000HFFFFH映射为外部地址空间。这些设置为DSP带来了如下好处：由于不需要插入等待延迟，所以提供了对数据和程序区的高性能操作；节约费用，更低功耗；片上RAM比外部的RAM成本和功耗更低。3.2.2 DSP 与地址分配相关引脚TMS320VC5416芯片提供并行的地址总线，从A22（最高位）到A0（最低位）；低位16根地址线 (A0A15) 为复用地址线，在对外部程序区、数据区和I/O区访问时，都会使用这16

41、根地址线来寻址；高7位地址(A16A22) 为程序空间扩展地址线，专用于对扩展程序区的寻址。2、并行数据线TMS320VC5409芯片提供并行双向数据总线，从D15（最高位）到D0（最低位）。这16根地址线为多用复合数据线，在对外部程序区、数据区和I/O区访问时，都会使用这16根数据线来读写数据。3、选通信号由于DSP的地址线和数据线对外公用，因此DSP只能通过选通信号来区分程序空间、数据空间和I/O口空间。DSP提供三个基本的地址空间选择的控制信号PS 、DS 、IS ，分别是程序空间选通、数据空间选通和I/O空间选通，这三个信号都是在访问外部对应地址空间时驱动的，这三个信号为低有效。在任一

42、时刻，三个信号中有且只有一个为低，此时为低的那个选通信号指定了要访问或正在访问的地址空间，从而保证了地址线和数据线的公用但不冲突。DSP还提供了两个扩展的选通信号 MSTRB 和 IOSTRB，分别是存储器驱动信号和I/O地址空间选通信号。MSTRB 信号在访问外部程序空间和数据空间时都有效，而IOSTRB只在访问I/O空间时才有效。这两个信号也是低有效，但与PS 、 DS 、 IS 信号不同的是，它们为脉冲驱动信号，就是说在每次访问中都会产生一次驱动脉冲，而PS 、DS 、IS 信号在连续的操作时将始终保持低电平状态。这两个扩展的选通信号，就为一些只能靠脉冲驱动选通的设备提供了直接方便的选通

43、控制信号，扩展了DSP的应用范围。4、读写信号DSP只提供了一个读写 R /W 信号引脚，该信号在访问外部地址空间时为高电平，在写外部地址空间时为低电平。如果想得到分开的读信号和写信号，可利用反相器和两个扩展的选通信号的组合可以实现。3.2.3 存储器与 DSP 接口硬件电路设计DSP 发出控制信号通过 CPLD 控制把 FLASH 存储器的 A15A17 三条地址线锁定为某个逻辑信号，此时 DSP 便可以对 FLASH 存储器这 32K 字的地址范围空间进行数据编程操作。这样在设计时把 FLASH 存储器 256K 字地址空间分成 8 块 32K 字的大小空间分别操作控制，这样我们就能方便地

44、对整片FLASH 存储器进行编程操作。在电路原理设计时，为了能灵活地对存储器读写进行控制，而把存储器SST39VF400A、K9F5608U0A 所有控制引脚均由 CPLD 进行编程控制。存储器与 DSP 硬件接口原理电路设计，如下图所示。上图为程序存储器原理图程序FLASH可固化脱机运行的程序，用户可将调试好的程序,通过在线编程,写入FLASH中,即可脱离仿真器运行39VF400为512KB,39VF800为1MB，FLASH输入信号:1来自DSP的A0-A20,D0-D15，2.来自CPLD1(U13)的控制信号:zFL_CS,zFL_OE,zFL_WE。上图为数据存储器原理图 NAND-

45、FLASH,存储语音数据32MB,I/O空间寻址。CPLD1输出信号，数据信号: X_D0- X_D7, X_A0, X_A1控制信号: zNAND_RD读, zNAND_WR写,GPIO6片选,为DSP输出，zBIO接DSP输入,有相应的信号测试点3.3 CPLD接口设计3.4外部总线操作 TMS320C54x系列DSP芯片具有片内存储器，使用片内存储器可以全速运行，达到芯片的最高最高速度，但其片内内存数量有限，所以有时需要扩展外部存储器。由于DSP需要和扩展I/O设备连接。TMS320C54x通过外部总线与外部存储器以及I/O设备相连。 C54x的外部设备的地址总线接口包括数据总线、地址总

46、线和一组控制信号。C54x的外部存储器和扩展I/O设备的地址总线和数据总线复用，外部存储器和I/O设备这两个并行接口分别由 信号和 信号控制，这两个借口不能同时操作。 用于访问外部存储器， 用于访问I/O口，R/ 用于控制数据流的方向。 C54x片内有一条程序总线（PB）、3条数据总线（CB、DB和EB）以及4条地址总线（PAB、CAB、DAB和EAB），允许CPU同时寻址这些总线。但是，C54x只有一套外部总线，所以每个周期只能访问一次，当出现同一周期内要从外部存储器进行多次存取时，它将自动安排存取次序，即数据寻址比程序存储器取址的优先权还要高，在所有CPU数据寻址完成前，程序存储器取址操作

47、是不能开始的。 通过外部准备好的输入信号（READY）以及片内软件等待状态发生器，处理器可以与不同速率的外部存储器及I/O设备借口。当与较底速率的设备通讯时，CPU处于等待状态，当低速设备完成其操作，并发出READY信号后才能继续执行（硬等待）。在某些情况下，只有两个外部存储器之间传达数据才需要等待周期，这时片内的可编程分区切换逻辑可以自动插入一个等待周期。 当外部设备需要寻址TMS320C54x的外部程序、数据和I/O空间时，可以利用 和 信号。由 信号控制C54x工作在保持模式（HOLD）下，由外部设备直接控制C54x的外部总线，以访问外部的程序、数据和I/O存储器空间的资源。C54x有两种保持模式：正常模式和DMA模式。当CPU访问内部存储器时，外部数据总线处于高阻状态，但地址总线和存储器选通信号（程序选通信号（ ）、数据选通信号（ ）、和I/O选通信号（ ）仍维持先前的状态， 、 、R/ 、 和 信号无效。如果PMST寄存器中的地址可见模式位（AVIS）为1，则CPU执行指令时，用一个有效的 信号将内部程序存储器地址放在外部地址总线上。