一种便捷的DSP自举模块设计.doc

《一种便捷的DSP自举模块设计.doc》由会员分享，可在线阅读，更多相关《一种便捷的DSP自举模块设计.doc（79页珍藏版）》请在三一办公上搜索。

1、摘 要TMS320VC5416处理器因具有快速运算能力，使得它在消费类电子产品的研制中发挥着越来越大的作用，但由于TMS320VC5416处理器是RAM型器件，掉电后不能保存任何用户程序，所以在应用过程中一般对其经行自举设计。但是在现有的自举模块的实现非常繁琐，并且不利于产品的更新与升级。因此，本文提出一种便捷的DSP自举模块设计。该模块利用C8051F340单片机实现TMS320VC5416的自举方案，既节省了资源又降低了设计成本，并且提高了系统的稳定性和集成度。本系统包括上位机和下位机，上位机完成用户文件的从.out到.dat的格式转换并通过USB通信将更新代码移植；下位机C8051F34

2、0的片内FLASH用作DSP的片外存储器，并通过SPI接口实现对DSP自举代码的更新。该模块能够实现一键自举功能。实验证明：本文设计的一种便捷DSP自举模块是合理可行的。本文首先介绍了所要用到的一些基本原理及相关设计工具；其次是系统的硬件设计及软件设计部分；最后详细介绍了系统的调试结果与分析部分。关键词：DSP，TMS320VC5416，C8051F340，自举，FLASHABSTRACTThe TMS320VC5416 processor has the fast computing ability, so it plays an important role in the research

3、 of consuming electronics products. The reason why the processor can not save any users program when it is power off is that it is RAM type devices. So we commonly use the boot-strapped method to solve it. But the existing boot-strapped method is complicated and difficult to update and upgrade，we pr

4、esent a simple boot-strapped DSP method in this paper.In the paper we use the C8051F340 MCU to achieve the boot-strapped method, which has a low cost and gets the stability and high integration level. The system includes upper and lower machine: PC of the upper machine transforms users files from .o

5、ut to .dat and USB communication will update the code automatically; lower machine C8051F340 chip Flash for DSP chip memory, and DSP through the SPI interface on the bootstrap code updates. This module can achieve the boot-strapped method in one key. Experimental results show that the design of this

6、 kind of convenient bootstrap DSP module is reasonable and feasible.This paper firstly introduces the basic principle and designing tool, then the hardware and software design of the system. We do a detailed analysis of debugging results in the end of paper.KEY WORDS：DSP, TMS320VC5416, C8051F340, bo

7、ot, FLASH目 录前 言1第1章基本原理与系统方案21.1 基本原理21.1.1 自举的基本原理21.1.2 SPI通信的基本原理31.2 系统方案设计41.2.1 系统功能41.2.2 系统方案41.2.2.1系统硬件构架51.2.2.2器件介绍61.2.2.3软件环境101.2.2.4系统测试121.3 论文章节安排12第2章硬件设计132.1 系统硬件功能描述132.2 硬件总体设计132.3 硬件详细设计142.3.1单片机系统设计142.3.2 DSP系统设计172.3.3 DSP与单片机之间的互连设计202.4 系统硬件原理图设计202.5 系统硬件PCB图设计21第3章软件

8、设计233.1 软件设计的功能233.2 软件总体设计233.2.1上位机LABVIEW总体程序设计233.2.2下位机C8051F340总体程序设计243.3软件详细设计273.3.1上位机LABVIEW详细程序设计273.3.2.1上位机前面板详细程序设计273.3.2.2上位机后面板详细程序设计283.3.2下位机C8051F340详细程序设计293.3.2.1主程序设计293.3.2.2初始化程序设计313.3.2.3通信程序设计323.3.2.4自举程序设计343.3.3 DSP测试程序设计363.4 系统软件代码37第4章系统调试及分析384.1 调试内容384.1.1 USB通信

9、调试384.1.2 SPI通信调试384.1.3自举调试394.2 调试方案394.2.1 USB通信调试方案404.2.2自举系统调试方案404.2.3 SPI系统调试方案424.3 调试结果434.3.1 USB通信调试结果434.3.2自举系统调试结果454.3.3SPI通信系统调试结果464.4结果分析47第5章结论与展望505.1 结论505.2 展望50参考文献52致 谢54附录 DSP最小系统原理图55附录 单片机系统原理图56附录 软件程序代码57前 言数字信号处理器（Digital Signal Processor, DSP)，是20世纪80年代美国TI公司推出的划时代产品。

10、近30年来DSP芯片的诞生及发展对数字信号处理、军事、通讯、声音图像处理、工业控制、仪器仪表、消费电子、医学等领域的技术发展起到十分重要的作用。TMS320VC54系列数字信号处理器由于运算速度快、成本低、体积小、可靠性高、接口灵活和可编程特性的特点，使得其在许多电子产品的研发与应用过程中，发挥着越来越重要的作用。采用DSP芯片来经行数字信号处理更是当前发展的必然趋势。对于一个DSP系统，当用户程序通过JTAG仿真调试完毕后，为使DSP目标系统成为可脱机运行的独立系统，这就要利用DSP自举功能了。但是DSP在自举前首先需要将CCS编译的.out文件经行一系列的转换，然后将转换后的文件导入外部的

11、存储器经行移植，用户程序的更新非常不方便。因此本文提出了一种便捷的、具有用户程序自动更新功能的DSP自举模块，模块包括上位机部分和下位机部分，上位机能够实现文件的格式转换，并通过USB通信将更新代码自动移植；下位机C8051F340的片内Flash用作DSP的片外存储器，通过SPI接口对DSP进行代码更新。SPI是一种高速的、同步的、全双工的通信总线，并且占用芯片的管脚少，既节约了芯片的管脚，又为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。为了最后调试工作和功能验证的需要，在本文中采用一个DSP最小系统作为DSP目标板，用来检验SPI通信

12、是否正常和自举是否成功。本论文共分为五章。第一章是设计中的一些基本原理和相关硬件、相关软件的介绍。第二章是系统硬件设计的介绍，包括了硬件的功能描述和硬件的总体设计和详细设计。第三章是系统软件的设计部分，在这章里将会对系统软件的功能、总体设计和各个部分的具体设计实现作详细的介绍。第四章是系统的调试与分析部分，这章主要对调试的过程作了详尽的描述，并对调试过程中产生的问题进行了分析。第五章是系统设计的结论与展望，在这一章中，结论部分是对系统的设计结果作了简单的总结，展望则是根据系统中存在的不足提出了一些相应的改进的方法。第1章 基本原理与系统方案本章主要是对DSP串行自举及SPI通信的具体实现方案进

13、行分析，对设计中采用的解决方案和所涉及到的相关器件和软件进行了简单的介绍。1.1 基本原理 1.1.1 自举的基本原理所谓“自举”是指DSP系统在满足一定工作条件下，DSP芯片内的程序引导装载器(Bootloader) ，在DSP系统上电后,将自动的把存储在DSP芯片外部非掉电易失存储器内的用户程序代码搬移到DSP芯片中高速的片内RAM或系统中的扩展存储器内，搬移成功后自动执行代码,完成DSP系统上电后的自启动1。TMS320VC5416的数据手册上提供了5种自举引导方式，分别是HPI自举、并行自举、串行EEPROM自举、标准串行自举、I/O自举2。DSP系统在上电复位后，首先检查MP/MC引

14、脚，若该引脚为低电平，说明DSP被设置为微计算机模式，即程序从片内ROM的0FF80H起开始执行；若该引脚为高电平，说明DSP被设置为微处理器工作方式，即用户程序从外部程序存储器0FF80H地址开始执行。因为TMS320VC5416的片内4KROM中掩膜了TI公司设计的自举引导程序，故在使用DSP的自举引导功能时，必须使其MP/MC引脚为低电平，即设置为微计算机工作方式。在DSP执行自举引导程序搬移之前，首先对其进行初始化，主要内容包括：1、关闭所有可屏蔽的中断；2、 将片内DARM映射成程序/数据存储空间；3、 将程序/数据存储空间设置为7个等待状态； 4、将I/O存储空间设置为7个等待状态

15、。当初始化完成后，根据设定的外部条件，判断条件是否有先后顺序，选择不同的自举引导方式。1.1.2 SPI通信的基本原理SPI接口是Motorola 首先提出的一种高速，全双工，同步通信总线，采用主从工作模式（Master Slave）工作；支持多slave模式应用，一般仅支持单Master。SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。也是所有基于SPI的设备共有的，它们是SDI（数据输入），SDO（数据输出），SCK（时钟），CS（片选）3。具体如图1-1所示： MasterSlave图1-1 SPI通信

16、原理（1）MOSI 主设备数据输出，从设备数据输入（主发从收）。（2）MOSO 主设备数据输入，从设备数据输出（主收从发）。（3）SCLK 时钟信号，由主设备产生（时钟线）。（4）/SS 从设备使能信号，由主设备控制。在通信过程中，主模式为（MASTER/SLAVE=1）:1、SPI在SCLK引脚为整个串行通信网络提供时钟。2、 数据从MOSI引脚输出，并锁存MISO引脚上输入的数据。从模式为 （MASTER/SLAVE=0）:1、SCLK引脚为串行移位时钟的输入，该时钟由网络主控制器提供。2、MISO引脚为数据输出引脚，MOSI引脚为数据输入引脚4。SPI总线的优点：（1）总线速度：时钟速度

17、很快，范围可从几兆赫兹到几十兆赫兹，目前应用中的数据速率可达几Mbps的水平，且没有系统开销。目前应用中的数据速率可达几Mbps的水平。（2）可实现全双工通信 5: SPI芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议。1.2 系统方案设计 1.2.1 系统功能在本文中需要能够实现功能如下：1、上位机能够自动完成DSP用户程序的格式转换并能够将转换后的新代码通过USB通信自动移植；2、下位机C8051F340单片机能够实现与上位机的USB通信，片内的FLASH作为DSP外部存储器；3、DSP处

18、理器TMS320VC5416和C8051F340单片机之间实现SPI方式通信；4、DSP最小系统能够实现掉电后自动加载程序，实现脱机运行。1.2.2 系统方案为实现以上的系统功能而提出以下的系统方案，本系统主要由上位机部分和下位机部分组成，本文主要实现框图如图1-2的虚线框部分。其中上位机用来完成用户程序代码的格式转换并通过USB通信将转换后的代码自动移植到下位机C8051F340单片机的FLASH中；下位机包括硬件部分和软件部分，用来完成与上位机的USB通信、与DSP目标板的SPI通信，此外下位机本身的FLASH作为DSP的外部存储器。下面将对系统的硬件构架和软件开发环境作已简单介绍。 自举

19、模块 测试模块 图1-2 系统结构框图1.2.2.1系统硬件构架在系统硬件设计上主要分为三大部分：1、单片机应用系统的总体设计；2、DSP最小系统的总体设计；3、自举模块与测试模块的互联设计。单片机应用系统的总体设计如图1-3所示：图1-3 单片机应用系统的总体设计其中DSP最小系统的总体设计框图如图1-4所示： 图1-4 DSP应用系统的总体设计最小系统的设计是整个硬件设计的前提，本文是从最小系统开始，逐步向应用系统扩展，最终完成以单片机的外围扩展功能为核心的整个系统的设计。此外，在硬件设计中还连接一个将程序载入主芯片的JTAG下载端口。在再设计过程中将单片机的引脚用插针引出，以便于今后的扩

20、展与使用。最后，按照从局部到整体的思想经行系统调试，即先对系统中各个模块进行调试，包括硬件调试和软件调试；再级联系统中相近模块进行联机调试，主要是软件之间的级联，最后进行整体调试，主要是验证系统的整体设计要求。1.2.2.2器件介绍1、DSP器件介绍当前业界中应用得最广泛的是TI的TMS320系列DSP，其中TMS320VC5416是TI公司于近年推出的性价比极高的数字信号处理器DSP6。如图1-5：图1-5 TMS320VC5416的内部结构其主要特点如下：（1）144引脚，操作速率达160MIPS；（2）内置可编程等待状态发生器，三个多通道缓冲串行口(MCBSP),锁相环（PLL）时钟产生

21、器，一个16位定时器以及6通道直接存取（DMA）控制器，一个8位16位并行与外部处理器通信的HPI口；（3）40位算术逻辑单元（ALU）,包括一个40位桶形移位器和两个40位累加器；（4）一个1717乘法器和一个40位专用加法器，允许16位带不带符号的乘法；（5）先进的多总线结构，一条程序存储器总线和三条16位数据存储器总线；（6）8个辅助寄存器及一个软件栈，允许使用业界最先进的定点DSP C语言编译器；（7）单周期正规化及指数化译码；（9）低功耗，工作电源为3.3V（IO）和1.6V（CORE），特别适合电池供电设备。TMS320VC5416的管脚图如图1-6所示：图1-6 TMS320VC

22、5416管脚2、单片机器件介绍C8051F3307是Silicon Laboratories公司生产的完全集成的混合信号片上系统型单片机，是真正能独立工作的片上系统。如图1-7：图1-7 C8051F330的内部结构其主要特点如下：（1）采用与8051兼容的高速、流水线结构的微控制器内核，速度可达48MIPS；全速、非侵入式的片内在线系统调试接口；（2）带模拟多路器的真正10位200 ksps的单端/差分ADC； （3）精确校准的12MHz内部振荡器和4倍时钟乘法器；（4）64KB可在系统编程的FLASH存储器，FLASH存储器还具有在系统重新编程能力，可用于非易失性数据存储，并允许现场更新8

23、051固件；4352字节片内RAM；（5）具有5个捕捉/比较模块和看门狗定时器功能的可编程计数器/定时器阵列（PCA）；4个通用的16位定时器；片内上电复位、VDD监视器和温度传感器；片内电压比较器；（6）硬件实现的SMBus/ I2C、增强型UART和增强型SPI串行接口；（7）40个可容许5V输入的I/O端口；（8）可在工业温度范围（-45到+85）内用2.7V-5.25V的电压工作。（9）片内Silicon Labs二线（C2）开发接口允许使用安装在最终应用系统上的产品MCU进行非侵入式（不占用片内资源）、全速、在系统调试。调试逻辑支持观察和修改存储器和寄存器，支持断点、单步、运行和停机

24、命令。在使用C2进行调试时，所有的模拟和数字外设都可全功能运行。两个C2接口引脚可以与用户功能共享，以使在系统调试功能不占用封装引脚。端口I/O和/RST引脚都容许5V的输入信号电压，采用48脚DIP封装其管脚图如下图1-8所示： 图1-8 C8051F340管脚图1.2.2.3软件环境1、Code Composer Studio 3.3 CCS(Code Composer Studio)是TI公司推出的用于开发DSP芯片的集成开发环境，它采用Windows风格界面，集编辑、编译、链接、软件仿真、硬件调试以及实时跟踪等功能于一体，能完成DSP系统开发过程的各个环节，极大地方便了DSP芯片的开发

25、与设计，是目前使用最为广泛的DSP开发软件之一。 CCS有两种工作模式，即：软件仿真器模式和硬件在线编程模式；前者可以脱离DSP芯片，在PC机上模拟DSP的指令集和工作机制，主要用于前期算法实现和调试；后者可以实时运行在DSP芯片上，与硬件开发板相结合在线编程和调试应用程序。 CCS运行时的主窗口如图1-9所示：CCS的功能十分强大，它集成了代码的编辑、编译、链接和调试等诸多功能，而且支持CC+和汇编的混合编程，使用方便快捷8。图1-9 CCS运行时的主窗口2、电路设计软件PROTEL DXP介绍Protel DXP是Altium公司于2002年8月推出的一套基于Windows2000/XP环

26、境下的桌面EDA开发工具。Protel DXP不但兼容了以前所有版本的Protel软件，而且集成了更多的工具，从而在电路原理图设计、PCB布局布线、电路仿真测试和FPGA/CPLD设计等方面较以前的版本有了极大的加强9。Protel DXP作为一款功能强大的电路设计软件，它具有以下基本特点：（1）Protel DXP包含电路原理设计、电路原理图仿真测试、印刷电路板设计、自动布线器和FPGA/CPLD设计，覆盖了以PCB为核心的整个物理设计10。因此，Protel DXP是真正意义上的EDA软件，它的智能化、自动化较以前的版本有了极大的提高。（2）Protel DXP提供了进行层次原理图设计的环

27、境，支持“自上而下”和“自下而上”的层次设计思想，从而使得多名电路设计人员进行并行开发成为可能。（3）Protel DXP提供丰富的元件原理图库和PCB封装库，并且库的管理和编辑功能更加完善，操作更加简便。电路设计人员通过Protel DXP提供的编辑工具，可方便地实现库中没有包含的元件原理图以及PCB封装地设计制作11。（4）Protel DXP提供了元件集成库的SPICE仿真模型和信号完整性分析，这使得设计人员调用元件时能够同时调用元件的原理图符号和PCB封装符号。（5）Protel DXP提供了丰富的设计检查功能。它的设计检查功能主要包括电路原理图设计中的ERC和PCB设计中的DRC，它

28、们能够使电路设计人员快速地查证错误，最大限度地减少设计差错。（6）Protel DXP提供了全新的FPGA/CPLD设计功能，并且支持VHDL设计和混合设计模式12 。3、单片机开发软件Keil C51简介Keil C51是美国Keil Software公司出品的51系列兼容单片机C语言软件开发系统。与汇编相比，C语言在功能上、结构性、可读性、可维护性上都有明显的优势，易学易用。用过汇编语言后再使用C来开发，体会更加深刻。 Keil C51软件提供丰富的库函数和功能强大的集成开发调试工具，全Windows界面。另外重要的一点是 Keil C51生成的目标代码效率非常之高，多数语句生成的汇编代码

29、很紧凑，容易理解。基于Keil C51的所有这些优点，在本文中选用其作为软件设计环境。4、软件ConfigAndConfig2Instal简介交叉开关是一个多路选择器，它用于为器件内部的硬件外设分配I/O端口。例如，它可以决定UART的RXD和TXD连到哪一个端口引脚13。 交叉开关负责SMBus、SPI、UART、定时器捕捉模块、外部PCA输入、比较器输出、定时器外部输入、/SYSCLK以及A/D转换启动输入的引脚分配14。5、LabVIEW简介LabVIEW（Laboratory Virtual Instrument Engineering Workbench,实验室虚拟仪器开发平台）是美

30、国NI（National Instrument Company）公司推出的一种基于G语言的虚拟软件开发工具，虚拟仪器是有用户定义，这种“软件即仪器”的思想增强了虚拟仪器的灵活性和可扩展性15。LabVIEW编程主要是用简单、直观、易懂的框图来代替传统的程序代码，并且其编程过程和思维过程很相似。如今LabVIEW已应用到航空、电子、通信、工业、医学等领域。1.2.2.4系统测试本次毕业设计的主要任务是完成DSP处理器TMS320VC5416便捷的标准串行自举。系统调试的主要内容有以下几点：1、上位机格式转换模块的软件调试；2、上位机与下位机USB通信的测试；3、SPI通信系统的软硬件调试。1.3

31、 论文章节安排本论文共分为五章：第一章是绪论，介绍了设计中的一些基本原理和相关软件的介绍。第二章是系统硬件设计的介绍，包括了硬件的功能描述和硬件的总体设计和详细设计。第三章是系统软件的设计，在这章里将会对系统软件的功能、总体设计和各个部分的具体设计实现作详细的介绍。第四章是系统的调试与分析，这章主要对调试的过程作了详尽的描述，并对调试过程中产生的问题进行了分析。第五章是系统设计的结论与展望，在这一章中，结论对系统的设计结果作了简单的总结，展望则根据系统中存在的不足提出了一些相应的改进的方法。 第2章 硬件设计在设计过程中，将系统功能分为硬件和软件两部分来分别实现。本章主要对测试系统硬件的功能、

32、测试系统硬件总体设计、测试系统硬件详细设计进行介绍。其中测试系统硬件的详细设计包括对TMS320VC5416最小系统和C8051F340单片机系统及其外设扩展方案的硬件设计进行详细介绍。 2.1 系统硬件功能描述该系统主要由上位机和下位机构成。由于上位机完全由软件来实现，故硬件部分只有下位机部分，下位机设计是本次硬件设计的核心，也是系统实现的基础。实现过程如图2-1。其中虚线框部分为本文的重要部分。TMS320VC5416最小系统PCC8051F340单片机 USB通信 SPI通信 图2-1系统硬件总体功能流程图系统硬件设计实现的功能为：1、搭建能使C8051F340单片机系统独立工作的最小系

33、统电路；2、提供与上位机通信的USB通信接口；3、提供与DSP自举时与DSP通信的SPI接口。2.2 硬件总体设计依据系统的功能要求，系统的总体设计流程图如图2-2所示，本文主要解决自举模块部分。硬件设计包括单片机C8051F340部分和DSP处理器TMS320VC5416部分。其中C8051F340单片机部分包括供电电路、时钟电路、复位电路、JTAG电路。TMS320VC5416部分包括：供电电路、复位电路、工作模式选择电路、时钟电路、JTAG电路16。DSP处理器TMS320VC5416部分和C8051F340单片机部分采用SPI通信方式互联。在DSP与单片机互连设计中介绍了如何用这两个最

34、小系统搭建需要实现的自举电路。 测试模块 自举模块JTAG接口电路工作模式选择供电电路TMS320VC5416最小系统供电电路C8051F340单片机 自举接口复位电路复位电路DSP扩展电路JTAG接口电路时钟电路 图2-2 系统的整体设计的流程图2.3 硬件详细设计这一部分主要介绍硬件电路中各自包含的模块的具体电路、电路中元器件的选择以及其工作条件等。2.3.1单片机系统设计C8051F340单片机系统是本次硬件设计的核心，它即作为自举的的控制部分，同时C8051F340单片机的FLASH又作为DSP的外部存储器，在本设计中有极为重要的地位。C8051F340单片机系统部分包括供电电路、复位

35、电路、JTAG电路、DSP扩展电路、液晶显示电路等。下面依次对其进行介绍：1、供电电路该系统采用5V的USB供电电源，给整个系统提供正常工作的电压。，温度范围：-40C - +85C。设计中用红色LED1作为显示电源的开关。其原理图如图2-3所示：图2-3 单片机供电电路原理图2、复位电路本系统设计复位键一个，单片机在启动时都需要复位，以使CPU及系统各部件处于确定的初始状态，并从初态开始工作。其原理图如图2-4所示：图2-4 单片机复位电路原理图3、JTAG接口电路电路中设计一个 52针JTAG接口，JTAG（Joint Test Action Group）接口用于连接最小系统板和仿真器，实

36、现仿真器对DSP的访问，JTAG接口的连接需要和仿真器上的接口一致。其原理图如图2-5所示：图2-5 单片机JTAG接口电路原理图4、DSP5416扩展电路在设计中设计一个DSP5416扩展电路，用来接入DSP目标板，完成DSP自举的验证试验，在DSP目标板与单片机系统接入过程中，采用直插式连接。其原理图如图2-6所示：图2-6 DSP5416扩展电路原理图5、液晶显示电路在本系统中为了便于自举结果的直观显示，在设计的时候加入了一个液晶显示电路，用来接入液晶显示屏直观的显示自举结果。其原理图如图2-7所示： 图2-7 液晶显示电路原理图2.3.2 DSP系统设计TMS320VC5416部分包括

37、：供电电路、复位电路、工作模式选择电路、时钟电路、JTAG电路1、电源供电电路通过分析，本系统可以采用3.3V和1.6V两种电源供电。在实际操作过程中由于这两种电源都不容易直接得到，而很容易得到5V的USB电源。因此在电源供电电路的设计中，采用5V的USB电源对系统提供5V直流电压，通过两个电压转换芯片分别产生3.3V，1.6V电压供给系统工作17。其原理图如图2-8所示：图2-8 电源供电原理图2、时钟电路本次设计中系统时钟采用信号质量好稳定性高的有源晶振，输出时钟直接与TMS320VC5416的CLKIN引脚相连，连接图如图2-9所示：图2-9 时钟电路原理图3、复位电路由于在实际应用过程

38、和调试过程中需要对系统随时复位，以使程序可以重新加载与运行。因此在设计过程中设计了复位电路模块，复位电路模块采用非常方便的按键复位电路。电路中S1平时为断开状态，当按键闭合时，电容C放电，使电容C上的电压降为0，即实现手动复位。其原理图如图2-10所示：图2-10 系统复位电路4、工作模式选择电路DSP的处理器有两种工作模式：微处理器模式和微型计算机模式，若MP/MC引脚为低电平，则DSP被设置为微计算机模式，即程序从片内ROM的0FF80H起开始执行；若MP/MC引脚为高电平，则DSP被设置为微处理器工作方式，即用户程序从外部程序存储器0FF80H地址开始执行。TMS320VC5416内部有

39、锁相环PLL电路，我们可以利用PLL的锁定特性对时钟频率进行锁定，为芯片提供高稳定频率的时钟信号。TMS320VC5416的锁相环有两种形式：软件可编程PLL和硬件配置的PLL。所谓硬件配置的PLL，就是通过设定DSP的三个引脚（CLKMD1.CLKMD2.CLKMD3）的状态来选择时钟方式。上电复位时，DSP根据这三个引脚的电平，判定PLL的工作状态，并启动PLL工作。具体的配置方式如表2-1所示18：为了能方便选择选择DSP处理器的工作模式和配置PLL，设计工作模式选择电路。如图2-11所示：图2-11 工作模式选择电路表2-1 时钟方式的配置方法CLKMD1CLKMD2CLKMD3CLK

40、MD复位值时钟模式0001111000101101010001110000h9007h4007h1007hF007h0000hF007h1/2(禁用PLL)PLL10PLL5PLL2PLL11/2(禁用PLL)1/4(禁用PLL)保留5、LED灯显示模块LED（Light Emitting Diode），发光二极管，是一种固态的半导体器件，它可以直接把电转化为光。LED的心脏是一个半导体的晶片。DSP系统设计中加入LED 灯的作用是在自举过程用TMS320VC5416的XF引脚控制LED灯的闪烁来显示自举的成功与否。2.3.3 DSP与单片机之间的互连设计 DSP标准串行自举（standard

41、 serial boot）的硬件电路比较简单，只需将DSP的McBSP0（DSP片上第2个多通道带缓冲串行接口）接口与单片机C8051F340的P10.P11.P12.P07、P13互联，如图2-12所示，在本次毕设的过程中发现DSP的BIO（控制分支转移输入信号，用来检测外设的工作状态）引脚务必要上拉，如果不上拉，就不能进入要实现的standard serial boot模式19。DSP外部中断2输入引脚最好接上拉电阻以防止噪声或干扰的影响，因为当DSP系统进入自举过程时，DSP会按照某种特定顺序依次自动检测DSP系统所采用的自举方式，此时，DSP会先检测引脚是否有HPI自举信号，而后再检测

42、引脚是否有串行EEPROM自举信号，如果此时干扰或噪声使得突然有效，则DSP自动进入HPI自举工作模式，但DSP系统又没有HPI自举设计，从而会最终导致自举失败。 TMS320VC5416 (主机) C8051F340（从机）图2-12 DSP与单片机SPI端口连接图2.4 系统硬件原理图设计 原理图设计是整个设计的基础，它决定了后面工作的进展。因此正确设计原理图显得非常重要，为避免出错，在设计原理图的时候，主要应该注意以下几个问题：1、在画原理图之前，首先根据用到的元器件查看PROTEL的元器件库是否有，如没有，要先把这些元器件的原理图符号先画好。画器件原理图符号的时候不必把所有的管脚都画出

43、来，只需把用到的引脚画出来即可。这样可以节约时间，也可以能让原理图看起来更加简洁。2、在设计系统原理图时，最好把系统分成几个小模块，分开设计。例如把DSP最小系统分成时钟电路、JTAG电路、EEPROM电路、电源双路供电电路、工作模式选择电路等等。分模块设计的最大好处就是简单明了，有错误一目了然。3、原理图画完之后要仔细检查，确认没有错误之后才能生成PCB图，在检查过程中可以用软件自带的电气规则进行合理的配置检测。系统硬件原理图分为两个主要部分：DSP最小系统部分和单片机系统部分，其中DSP最小系统部分硬件原理图见附录I，单片机系统原理图详见附录。2.5 系统硬件PCB图设计整个系统是在TMS

44、320VC5416最小系统和C8051F340系统之上逐步展开，用直插式实现的DSP自举系统与单片机系统的互联，因此，在设计的过程中，需设计单片机系统的PCB原理图和TMS320VC5416最小系统的PCB原理图。单片机系统的PCB原理图如图2-13： 图2-13 单片机系统的PCB原理图TMS320VC5416最小系统的PCB原理图如图2-14：图2-14 TMS320VC5416最小系统的PCB原理图第3章 软件设计前面介绍了系统的硬件部分，本章是对系统软件部分的具体实现方案进行详细介绍。3.1 软件设计的功能 系统软件的功能设计可以分为两大部分：上位机LabVIEW程序设计和下位机C80

45、51F340程序设计。1、上位机LabVIEW程序功能（1）能够显示文件的输入路径和格式转换信息；（2）自动实现用户代码文件的格式转换；（3）能够通过USB通信自动将格式转换完毕的代码数据下载到作为DSP外部存储器的C8051F340片内Flash中。2、下位机C8051F340程序功能（1）能够通过USB通信从上位机将代码移植到片内Flash中；（2）能够利用SPI接口将代码更新给DSP（本文中的TMS320VC5416最小系统，即DSP目标板）。3.2 软件总体设计软件设计是本次设计整个系统设计中非常重要的环节，软件设计的功能决定这系统功能的实现，软件设计的效果也关系这系统功能的能否实现。本文的软件总体设计分为两部分：上位机LabVIEW程序设计和下位机C8051F340程序设计。3.2.1上位机LabVIEW总体程序设计 目前，现有的自举代码软件设计特别繁琐，在CCS编程环境中，编译后得到的文件是一种COFF格式.out格式，并不能直接用于DSP自举，需要取除文件中的非程序代码的冗余数据。为了得到DSP自举所需要的文件格式，一般需要按如图3-1虚线框所示，使用软件进行多步转换。图3-1 CCS二次编程软件设