(2,1,9)软判决Viterbi译码器的设计与FPGA实现.doc
《(2,1,9)软判决Viterbi译码器的设计与FPGA实现.doc》由会员分享,可在线阅读,更多相关《(2,1,9)软判决Viterbi译码器的设计与FPGA实现.doc(7页珍藏版)》请在三一办公上搜索。
1、北京邮电大学硕上学位论文 第一章绪论 第一章绪论研究背景和意义研究背景 提高信息传输的可靠性和有效性是通信系统一直追求的目标,随着现代通信的发展,人们对传输的可靠性和有效性的要求也越来越高。纠错码是提高信息传输可靠性的一种重要手段。卷积码作为一种有效的信道编码方式己经得到广泛的应用,它与维特比()译码算法共同实现了前向纠错,从而改进了在多噪声及衰落信道下译码的准确性,增强了数字通信系统的性制。 现代信息和编码理论的奠基人香农()在年提出了著名的有噪信道编码定理,在定理中香农()给出了在数字通信系统中实现可靠通信的方法以及在特定信道上实现可靠通信的信息传输速率上限。同时,该定理还给出了有效差错控
2、制编码的存在性证明,从而促进了信道编码领域研究的快速发展。卷积码是等人在年提出的是一种非常有前途的编码方法,尤其是在其最大似然译码算法一维特比译码算法提出之后,卷积码在通信系统中得到了极为广泛的应用。其中约束长度,码率为和的卷积码已经成为商业卫星通信系统中的标准编码方法。在“航海家”以及“先驱者”等太空探测器上也都采用了卷积码作为其差错控制编码方法。在移动通信领域,采用约束长度,码率为的卷积码;在中,上行链路中采用的是约束长度,码率为的卷积码,在下行链路中采用的是约束长度,码率为的卷积码。特别在第三代移动通信标准中也是以卷积码以及与卷码相关的编码方法作为差错控制编码方案的。 译码器实现的两大主
3、流是:基于开发和基于技术开发。前者是在上进行软件设计,具有算法设计灵活,升级方便,精度可编程控制等优点,但是存在处理速度慢,成本高,资源利用率低等缺点。基于技术开发的译码器则可以很好地克服这些缺陷,过去由于硬件技术水平较低而很少采用,但随着微电子技术的发展,可编程器件性能的提高,实现北京邮电人学硕一:学位论文 第一章绪论方式越来越成为设计的主流,而且随着译码算法的深入研究,其硬件复杂性问题得到越来越好地解决。在现代通信系统中,图象、语音、数据、视频的多种业务复用,数据的传输率越来越高,对系统的处理速度要求也越来越高,为了数据的实时传输,必须有高速处理信息的能力。采用方式开发的译码器越来越难以满
4、足高速数据吞吐率的需求,而必须采茫粒樱桑梅绞嚼词迪帧?随着微电子技术的发展,系统设计师们更愿意自己设计专用集成电路(芯片,而且希望的设计周期尽可能短,最好是在实验室里就能设计出合适的芯片,并且立即投入实际应用之中,因而出现了现场可编程逻辑器件(),其中应用最广泛的当属现场可编程门阵歹()和复杂可编程逻辑器件()。年公司推出第一片至今,已经历了十几年的发展历史,占据了巨大的市场,逐渐取代了,其原因在于不仅解决了电路系统小型化、低功耗、高可靠性等问题,而且其开发周期短、开发软件投入少、芯片价格不断降低,特别是对小批量、多品种的产品需求,使成为首选。电路设计人员使用进行电路设计时,不需要具备专门的集
5、成电路深层次的知识,随着现代技术的发展,借助高性能软件来辅助设计,可以使设计人员更能集中精力进行电路设计,快速将产品推向市场。随着半导体亚微米技术的发展,的芯片密度己经达到了百万门级甚至千万门级,它的设计越来越接近于的设计,价格也越来越接近,因此也被称为可编程的。在某些应用领域己出现取代了的趋势,它们之间的互相竞争也进一步推动了半导体技术的发展。研究意义 本文中设计的译码器是工作在无线多媒体传输系统基带处理芯片上的一个模块。该芯片采用了软件无线电的设计思想,完成包括数字变频、载波同步、信道编解码、扩频解扩、调制解调、发送成型滤波等功能。该芯片的所有功能在一块大容量高密度的来实现,按照项目的计划
6、,分别完成各个功能模块的设计和实现。和公司都已推出自己的译码器核, 并且这些核可以根据自己的要求来进行配置,例如:公司的译码器核可以根据约束长度、编码效率、译码速度等要求进行配置,基本可以满足用户的需求。不过,这些核的使用价格却非常昂贵,由于是通用的设计,性能并不能够达到最佳,而且不提供设计的源代码,这对于以后的工作是很不利的。因此开发一款高性能的符合项目要求的译码器具有重要的意义。 一一北京邮电大学硕:学位论文 第一章绪论论文的主要工作 本文的主要工作是用实现(,)软判决译码器,该设计在 芯片上通过测试,性能达到设计要求。 本文具体工作如下: 分析译码算法原理,研究了决定算法复杂度和译码性能
7、的关键因素,结合项目要求确定译码器的设计参数。 深入研究了译码器实现的关键技术,包括架构设计、路径度量值的归一化处理、运算单元的设计、路径度量值存储单元的实现、幸存路径选择输出等,在此基础上,综合考虑译码速度、译码延时、功耗、资源占用等各项要素给出了一个符合项目要求的设计。 确定芯片选型,采用 语言实现各个模块的级代码,编写对设计进行了功能仿真。 设计了译码器的硬件测试平台,并在该平台上完成了译码器的片上测试,测试结果验证了设计的正确性。 本文中设计的译码器性能从译码速度和占用的芯片资源综合考量,可以和的核相比拟。同时,还可以采用流水线技术对部分模块进行进一步的时序优化,使系统工作频率进一步提
8、高。本文中设计的译码器结构可以很容易的扩展到(,)、(,)等参数的译码器中,为不同信道条件下的信息传输提供不同的速度和性能。通过整个设计流程,使作者掌握了现代化的设计方法,为下一步的研究工作打下基础,本文取得的研究成果对于无线多媒体传输系统的基带处理芯片的研究和开发积累了重要的知识和经验,对以后的研究和开发具有重要的意义。论文的章节安排 本文主要围绕 译码器的设计和实现展开讨论,主要内容和章节安排如下: 第一章,介绍了该项目的背景,研究目的和意义,以及本人在项目中主要承担的工作。 第二章,介绍了信道的基本概念,卷积码的编码原理;重点讨论了译码算法原理和决定算法复杂度和译码性能的几个关键因素。
9、第三章,根据第二章的分析结果,确定了译码器的相关参数,设计了译码器电路的整体结构。针对设计中出现的难点提出了解决方法。北京邮电人学硕:学位论文 第一章绪论 第四章,主要围绕将第三章中的设计用芯片实现的流程。首先介绍了的设计流程和技巧,接下来对各个模块的具体实现进行了详述,并给出了用仿真的波形。 第五章,介绍了译码器的功能仿真和硬件测试过程,以及仿真和调试的一些技巧。并对综合后的译码器性能进行了分析评价。 第六章,对本文的主要工作进行了总结,并展望了下一步的工作内容。北京邮电大学硕寸:学位论文 第二章卷积码和算法 第二章卷积码和 译码算法信道编码与卷积码小 信道编码是为了保证通信系统的传输可靠性
10、,克服信道中的噪声和干扰而专门设计的一类抗干扰技术和方法。它根据一定的(监督)规律在待发送的信息码元中加入一些必要的(监督)码元,在接收端利用这些监督码元与信息码元之间的(监督)规律,发现和纠正差错,以提高信息码元传输的可靠性。称待发送的码元为信息码元,人为加入的多余码元称为监督码元(或校验码元)。信道编码的目的就是试图以最少的监督码元代价,以换取最大程度的可靠性的提高。 在数字通信中,对整个通信系统进行差错控制的方式主要有三种:前向纠错呷)、检错重发()和混合纠错()。前向纠错也称自动纠错,发送端发送具有纠错性能的码,如果在传输过程中产生的错误介于该纠错码能纠正的类型,则此译码器不仅能检错,
11、而且能够自动纠错;检错重发又称自动请求重发,接收端译码后,如发现传输有错误,则通知发送端重发接收端认为错误的消息,直到接收端认可为止;混合纠错是上述两种方式的混合。接收端对少量的接收差错自动纠正,而超出纠正能力的差错则通过自动请求重发的方法加以纠正。 按照对信息元处理的方法不同,纠错编码可以分为分组码和卷积码两大类。分组码是把信源输出的信息序列,以每个码元分组,通过编码器把每组的个信息元按一定规律产生个多余码元(称为校验元或监督元),输出长度为的一个码字(组)。因此每一码组的个校验元仅与本组的信息元有关,而与别组无关。分组码用(,)表示,表示码长,表示信息位。卷积码是把信息源输出的信息序列,以
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 判决 Viterbi 译码器 设计 FPGA 实现
链接地址:https://www.31ppt.com/p-4131667.html