第16讲组合逻辑电路课件.ppt

《第16讲组合逻辑电路课件.ppt》由会员分享，可在线阅读，更多相关《第16讲组合逻辑电路课件.ppt（70页珍藏版）》请在三一办公上搜索。

1、TTL 晶体管-晶体管逻辑集成电路,集成门电路,MOS 金属氧化物半导体场效应管集成电路,13.6.1 TTL与非门的基本原理,13.6 TTL集成门电路,1.任一输入为低电平（0.3V）时,1V,不足以让T2、T5导通,T2、T5截止,uo=5-uR2-ube3-ube43.4V 高电平！,电位被嵌在2.1V,全反偏,1V,2.输入全为高电平（3.4V）时或输入全甩空,T2、T5饱和导通,uo=0.3V输出低电平,输入甩空，相当于输入“1”,与非门表示符号,逻辑表示式,如：TTL门电路芯片（四2输入与非门，型号74LS00),地GND,TTL门电路芯片简介,外形,电源VCC（+5V）,4、常

2、用TTL逻辑门电路,13.6.2 TTL门电路的主要技术参数,1)输出高电平、低电平,高电平:3.4V-4V 以上,低电平:0.3V-0.4V以下,2)阈值电压：UTH=1.4V,高电平,3)扇出系数:N=10,TTL门电路的主要参数,扇出系数 输出端允许驱动的门电路的最大数目。,输入A、B波形如图所示,请画出与非门的输出（Y）波形。,A,B,Y,课堂练习:,13.7 其它类型的TTL门电路,1.集电极开路的与非门（OC门）,输入全1时，输出=0；输入任0时，输出悬空,应用时输出端要接一上拉负载电阻 RL。,OC门可以实现“线与”功能。,分析：F1、F2、F3任一导通，则F=0。F1、F2、F

3、3全截止，则F=1。,F=F1F2F3,负载电阻RL和电源 UCC可以根据情况选择。,2.三态门,E 控制端,一、结构,二、工作原理,(1)控制端E=0时的工作情况：,(2)控制端E=1时的工作情况,功能表,三、三态门的符号及功能表,功能表,三态门主要作为TTL电路与总线间的接口电路。,四、三态门的用途,工作时，E1、E2、E3分时接入高电平。,13.8 组合逻辑电路的分析,特点:某一时刻的输出状态仅由该时刻电路的输入信号决定,而与该电路在此输入信号之前所具有的状态无关。,组合逻辑电路：用各种门电路组成的，用于实现某种功能的复杂逻辑电路。,例1：,组合逻辑电路的分析,组合逻辑电路的分析,例2：

4、,本图功能：二选一电路。,M=0时：#1门被封锁，#2门开通。M=1时：#1门开通，#2门被封锁。,13.9 组合逻辑电路的设计,方法步骤:,根据题意列真值表,例1:交通灯故障监测逻辑电路的设计。,红灯R黄灯Y绿灯G,单独亮正常,黄、绿同时亮正常,其他情况不正常,组合逻辑电路的设计,2、卡诺图化简,3、写最简逻辑式,设：灯亮为“1”，不亮为“0”，正常为“0”，不正常为“1”。,例1,4、用基本逻辑门构成逻辑电路,若要求用与非门构成逻辑电路呢？,组合逻辑电路的设计例1,5、用与非门构成逻辑电路,组合逻辑电路的设计例1,例2,设计一个三人表决逻辑电路，要求:三人A、B、C各控制一个按键，按下为“

5、1”，不按为“0”。多数（2）按下为通过。通过时L1，不通过L0。用与非门实现。,组合逻辑电路的设计,2、用画卡诺图化简,L=AC+BC+AB,3、写出最简“与或”式,组合逻辑电路的设计,1、列真值表,4、用与非门实现逻辑电路,组合逻辑电路的设计例2,13.10 集成组合逻辑电路,13.10.1 数据选择器,13.10.2 七段显示译码器,13.10.3 译码器,13.10.4 加法器,13.10.5 比较器,13.10.1 数据选择器,集成组合逻辑电路,从多个数据中选择出一个选择，也叫多路转换器,其功能类似一个多投开关，是一个多输入、单输出的组合逻辑电路。,1、2选1数据选择器,输入数据,输

6、出数据,控制信号,集成化,型号:74LS157,从2个4位二进制数中选择一个，用74LS157，画出电路图。,数据选择器,2、4选1数据选择器(集成电路型号:74LS153),4选1数据选择器,TTL集成电路：双4选1数据选择器,型号:74LS153（国产T1153-T4153),从2个8位二进制数中选择一个，用74LS153，画出电路图。,13.10.2 七段显示译码器,显示译码器,用于将数字仪表、计算机、和其它数字系统中的测量数据、运算结果译成十进制数显示出来。,二进制数（8421码）,显示译码器,组成：用0和1两个数字组成，逢二进一,二进制数（8421码）,每一位上的1所代表的十进制数的

7、大小称为权重,例：十进制数 1 1 1 1,1103+1102+1101+1100=11000+1100+110+11=1111,例：二进制数 1 1 1 1,123+122+121+120=18+14+12+11=15,四位二进制数，每位的权重分别为8、4、2、1，所以称为8421码,二十进制（BCD码）,显示译码器,用4位二进制数0000-1001分别代表十进制数0-9，称为二十进制数，又称为BCD码（Binary Coded Decimal）,Ya-Yg:控制信号高电平时,对应的LED亮低电平时,对应的LED灭,发光二极管,显示译码器,1）二-十进制显示译码器,-七段数码管显示译码器,A

8、3-A0:输入数据,要设计的七段数码管显示译码器,七段数码管显示译码器,七段显示译码电路真值表,七段显示译码电路真值表,十进制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf Yg 显示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1 2 0 0 1 0 1 1 0 1 1 0 1 2 3 0 0 1 1 1 1 1 1 0 0 1 3 4 0 1 0 0 0 1 1 0 0 1 1 4 5 0 1 0 1 1 0 1 1 0 1 1 5 6 0 1 1 0 0 0 1 1 1 1 1 6 7 0 1 1 1 1 1 1 0

9、0 0 0 7 8 1 0 0 0 1 1 1 1 1 1 1 8 9 1 0 0 1 1 1 1 0 0 1 1 9,无所谓项当1处理,先设计输出Ya的逻辑表示式及电路图,以同样的方法可设计出Yb-Yg的逻辑表示式及其电路图；将所有电路图画在一起，就得到总电路图。,将此电路图集成化，得到七段显示译码器的集成电路74LS48（国产型号：T339）,七段数码管显示译码器,七段数码管显示译码器,控制端功能,七段数码管显示译码器,七段显示译码器74LS48与数码管的连接,此三控制端不用时，通过4.7k电阻接高电平。,13.10.3 译码器,用途:计算机中的地址译码电路,常用类型:,2线 4线译码器

10、型号:74LS1393 线 8线译码器 型号:74LS1384 线 16线译码器 型号:74LS154,(1)2 线 4线译码器,同理写出其他输出量的逻辑式,74LS139,(2)3线8线译码器（74LS138）,(逻辑电路设计略,设计方法同24译码器),(3)4线16线译码器（74LS154）,(逻辑电路设计略,设计方法同24译码器),译码器的应用举例:,(1)模拟信号多路转换的数字控制,输入模拟电压,模拟电子开关,u0,u1,u2,u3,u,输出模拟电压,数字控制信号,(2)计算机中存储器单元及输入输出接口的寻址,0单元,1单元,2单元,3单元,控制门,控制门,控制门,控制门,译码器,A1

11、,A0,或接口单元存储器单元,计算机 中央控制 单元(CPU),数据线,地址线,单元选择线,地址线数n 寻址范围(可选择的单元数)n 2 3 4 16(单片机)(1K=1024)20(PC/XT)26(PC586)(1M=1KK),13.10.4 加法器,(1)半加器,半加器逻辑电路图,(2)全加器,低位向本位的进位,本位和,本位向高位的进位,全加器真值表,Fn=Cn(An Bn),C n+1=AnBn+Cn(An Bn),全加器逻辑函数式,Fn=Cn(An Bn),C n+1=AnBn+Cn(An Bn),由2个半加器构成一个全加器,用4个全加器构成一个4 位二进制加法器,74LS83,用二

12、个74LS83构成8位二进制数加法器,13.10.5 比较器,(1)比较器的功能,比较两个数码A和B的大小,比较器（续）,(2)比较器设计：设计一位比较器（A=a0，B=b0）,逻辑式,根据逻辑式，画出逻辑电路图（略）,问题：如何设计二位比较器？（A=a1a0，B=b1b0）,比较器（续）,(3)集成电路比较器74LS85（国产型号CT74085）,74LS85引脚图,74LS85功能表,比较器（续）,比较器（续）,74LS85应用举例:8位数码比较器(A=A7A0,B=B7B0）,本课应重点掌握的内容,1.掌握组合逻辑电路设计的步骤，并能设计给定 逻辑功能的逻辑电路，用与非门实现，最多输 入变量个数4个。2.理解课上所讲的各种数字集成组合逻辑电路的 功能及应用。,