电子技术综合设计报告数字钟设计(2)毕业设计.doc
《电子技术综合设计报告数字钟设计(2)毕业设计.doc》由会员分享,可在线阅读,更多相关《电子技术综合设计报告数字钟设计(2)毕业设计.doc(27页珍藏版)》请在三一办公上搜索。
1、电子技术综合设计报告数字钟设计(2)毕业设计摘要:多功能数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的始时间不可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。此次课程设计的数字钟由下几部分组成:石英晶体振荡器、分频器、秒脉冲发生器、校正电路、60进制的秒、分计时器
2、和24进制计时计数器以及秒、分、时的译码显示部分等。此次设计与制作数字电子钟的目的是让学生在了解数字钟的原理的前提下,运用刚刚学过的数电知识设计并制作数字钟,而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。由于数字电子钟包括组合逻辑电路和时序电路,通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法,从而实现理论与实践相结合。关键词:数字钟,数字电路原理,集成电路,课程总结,课程设计目 录1 绪论51.1 电子技术综合设计性质51.2 综合设计主要特点51.3 综合设计目的52 数字钟电路的设计72.1 方案图72.2 器件选择7 2.3 技
3、术指标73 数字钟电路设计83.2 秒脉冲发生器设计83.2.1 NE555芯片介绍83.2.2 NE555构成多谐振荡器83.3 秒、分、小时计数电路103.3.1 CC4518双BCD同步加法计数器 103.3.2 用CC4518构成60进制、24进制计数单元电路 113.4 译码显示电路123.4.1 CC4511 7段锁存/译码/驱动器 123.4.2 LC5011-11 LED/7段(共阴极)数码管133.5 校时电路143.6 扩展功能143.6.1 闹时功能143.6.2 定时报时功能154、实验总结164.1 实验中遇到的问题及解决方法164.1.1 EWB仿真中的问题及解决方
4、法164.1.2 PROTEL设计电路中的问题及解决方法 164.1.3 焊接中问题及解决方法164.2 实验体会175、参考文献186、附录196.1 数字钟电路原理图196.2 系统整体仿真图 206.3 数字钟电路Protel设计图216.4 印刷电路板的元件分布图 226.5 印刷电路板的布线图 226.6 元器件清单 236.7 12归1计数电路 24 1 绪论1.1 电子技术综合设计性质 电子技术综合设计是在学完模拟电子技术、数字电子技术课程之后,安排的实践教学环节。使学生能综合运用所学知识,进行实际电子线路的设计、装接、调试等。通过完成一个课题的电路设计、理论计算及实验调试任务,
5、巩固和加深电子技术课程中所学理论知识和实验技能。 在实践中提高分析问题、解决实际问题的能力,为今后的毕业设计、工程实践打下一定基础。1.2 综合设计主要特点 1、不同于平时的习题作习题主要是为了加深对课堂上讲解知识的理解,题目内容涉及面较单一,在给定的理想化的条件下,经过抽象加工后,不难得出标准答案。而电子技术综合设计任务,多是实际的“模拟”或“数字”电路装置,它涉及的知识多而广,没有固定的答案,只能从实际出发,通过调查研究,查询资料,方案比较,设计计算得到比较好的设计方案后,再通过实验调试,使理论设计逐步完善,最后达到实际要求。 2、不同于一般的基础实验基础实验着重点是放在验证基本理论和电路
6、性能上,通过实验只能初步了解电路实验的步骤和基本方法,熟悉常用电子仪器设备的使用方法。而电子技术综合设计,正是为学生创造一个动脑又动手,独立开展电路设计、调试的机会。可以运用实验手段检验理论设计中的问题所在,又可运用学过的知识,指导电路调试工作,使电路更加完善。 3、不同于毕业设计毕业设计是培养工科学生的最后一个教学环节,它要求学生综合运用公共基础课、专业基础课和专业课的知识,去解决工程实际问题;完成工程技术人员必须具有的基本能力的训练;从题目的广泛和深度上,毕业设计比电子技术综合设计要难。 4、电子技术综合设计围绕一门课程内容做综合性的训练,题目虽出自实际电路,但比较简单,比较定型,一般不是
7、真实的生产、科研任务, 基本上是有章可循。着眼点是让学生开始从理论学习轨道引向实际方面。把过去熟悉的定性分析,定量计算方法与工程估算,实验调整等手段结合起来。逐步掌握工程设计的步骤和方法,了解科学实验的程序和实施办法。使理论和实际有机结合,真正实现由知识向智能的转化。锻炼分析问题、解决电路实际问题的本领。 1.3 综合设计目的 1、巩固和加深对电子线路基本知识的理解,提高学生综合运用电子技术课程所学知识的能力,使理论和实际有机结合,真正实现由知识向智能的转化。 2、培养学生根据课题需要选学参考书,查阅手册和文献资料的自学能力。通过独立思考,深入钻研有关问题,学会自己分析问题、解决问题的能力。
8、3、通过实际电路的设计方案的分析比较、参数计算、元件选取,安装调试等环节,初步掌握简单实用电路的分析方法和工程设计方法。 4、掌握常用仪器设备的正确使用方法,学会简单电路的实验调试和整机指标测试方法,提高动手能力。 5、能按设计任务书的要求,编写设计说明书,能正确反映设计和实验成果,能正确绘制电路图。 6、培养严肃认真的工作作风和科学态度,发扬团队精神。2 数字钟电路的设计2.1 方案图图2-1 方案图2.2 器件选择计数电路:用CC4518计数器译码电路:用CC4511译码器显示电路:用LG5011AH共阴数码管秒脉冲信号发生器:用555构成多谐振荡器;选用32768Hz的晶振构成振荡电路,
9、然后经过CD4060的14级分频分出2Hz,再经过CD4040的2分频分出秒脉冲。、2.3 技术指标 基本功能 实现60秒、60分、24小时的计数、译码、显示; 具有校准功能; 自带秒脉冲信号发生器 扩展功能 定时控制(时间自定) 仿广播电台整点报时 触摸报整点时数 自动报整点时数 提高功能 小时的计数要求为“12归1”3 数字钟电路设计3.1 原理框图图3-1 数字钟的原理框图3.2 秒脉冲发生器设计3.2.1 NE555芯片介绍 表3-1 引出端功能符号说明符号功能符号功能低触发端阀值端输出放电端复位控制电压 图3-2 555芯片管脚1 2. 3. 4. 5. 6. 7. 8. VCC3.
10、2.2 NE555构成多谐振荡器1、NE555构成多谐振荡器原理图 NE555构成多谐振荡器原理(如图3-3),其中R1、R2和电容C为外接元件。多谐振荡器无外部信号输入,却能输出矩形波,其实质是将直流形式的电能变为矩形波形式的电能。图3-3 多谐振荡电路原理图2、多谐振荡器的特点(1)不需外触发的自激振荡器;(2)无稳定状态,均为暂稳态;(3)矩形波中含有丰富的高次谐波,习惯称多谐振荡器。3、工作原理(1) Vcc通过R1、R2向C充电,在VC 没有充电到 2VCC/3 之前,Vo 保持 1 不变。(2) 当VC2VCC /3时Vo由1翻转为 0 。 T 导通,电容C 经R2、T放电。(3)
11、当Vc降至VCC /3时,使得Vo回到 1 ,T截止,电容C 再充电,进入循环 图3-4 多谐振荡器电路 图3-5 多谐振荡器波形4、参数计算电容C充电时,暂稳态持续时间:电容C放电时,暂稳态持续时间:输出脉冲的周期为:频率为:表3-2 数据的选取及所得结果元件参数结果R1=428.5KR2=500KC1=0.01F C2=1Ftw1=0.65sTw2=0.35sT=1sf=1HZ5、误差计算由以上公式此可知,改变、和电容C的值,便可改变矩形波的周期和频率。通过实验得出某一组波形的数据如下:Tw1=370.5, tw2=249.0, T = 619.5, f = 1.605U0 = 2.44V
12、 Uc = 2V R1 = 1.25 = 0.1V = 1V R2 = 2.36 由周期公式计算理论周期和频率:已知:C=0.15UF R1=1.25 R2=2.36 =379.1 =247.8 =626.9 =1.595KHZ得出实验频率的相对误差: 100%=0.6 %3.3 秒、分、小时计数电路 表3-3 4518芯片功能表CL (CP0)EN (CP1)R功 能10加计数00加计数0不 变0不 变00不 变10不 变1Q3Q0=03.3.1 CC4518双BCD同步加法计数器芯片功能介绍: 图3-6 CC4518管脚图CC4518为双BCD加计数器,该器件由两个相同的同步4级计数器组成
13、。计数器为D触发器。具有内部可交换CP和EN线,用于在始终上升沿或下降沿加计数。在单个单元运算中,EN输入保持高电平,且在CP上升沿进位。CR为高电平时,计数清零。计数器在脉动模式可级联,通过将Q3链接至下一计数器的EN输入端实现级联。同时后者的C3.3.2 用CC4518构成60进制、24进制计数单元电路60进制计数电路:图3-7 用CC4518构成60进制计数电路24进制计数电路:图3-8 用CC4518构成24进制计数电路CPQ4Q1000001000120010300114010050101601107011181000910013、工作原理 CC4518为异步清零工作方式,所以在60
14、清零,59显示。左边为十位计数,右边为个位计数,当个位计数器计到9下个脉冲来时,1001变为0000,Q4由0变1,产生下降沿使个位清零并向十位进1,当十位计到6时,既0110,Q3Q2为11,Q3Q相与后为1 接清零端让十位个位同时清零,循环置数。 同理,对于24进制的接法,只需将清零信号改为十位的2(即0010)的Q1与上个位的4(即0100)的Q2用来产生清零信号实现24进制(显示到23)。而个位向十位提供下降沿工作脉冲方式同60进制。 综合起来,我们只需将秒计数位置的59(01011001)的1相与产生高位脉冲,当60清零原相与位相与结果为0。由此产生1变0,提供分计数个位的工作脉冲(
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子技术 综合 设计 报告 数字 毕业设计
![提示](https://www.31ppt.com/images/bang_tan.gif)
链接地址:https://www.31ppt.com/p-4088695.html