数字存储示波器本科毕业论文.doc

《数字存储示波器本科毕业论文.doc》由会员分享，可在线阅读，更多相关《数字存储示波器本科毕业论文.doc（49页珍藏版）》请在三一办公上搜索。

1、数字存储示波器研究目的、背景 数字存储示波器是随着数字集成电路技术的发展而出现的新型智能化示波器，已经成为电子测量领域的基础测量仪器。随着新技术、新器件的发展，它正在向宽带化、模块化、多功能和网络化的方向发展。数字存储示波器的优势是可以实现高宽带及强大的分析功能。现在高端数字存储示波器的实时带宽已达到20GHz，可以广泛用于各种千兆以太网、光通讯等测试领域，而低端数字存数示波器几乎可以应用于国民经济各个领域的通用测试，同时可广泛应用于高校及职业学校的教学，为社会培养众多的后备人才。数字存储示波器是现代测试领域中重要的测量工具，是电子测量中最常用的一种仪器，主要应用于时域测试，特别适用于观察、测

2、量、记录各种瞬时物理现象，并以图形方式显示其与实践的关系。示波器直观的显示效果有助于被测对象深入理解。从物理学家到电视维修人员，许多行业人员都需要使用示波器，汽车工程师使用示波器来测量发动机的震动，医生使用示波器测量脑电波等等，示波器的用途是非常广泛的。众多优点使得数字存储示波器在电子测量领域获得了广泛的应用。数字存储示波器的基础是数据采集，其设计技术可以应用于更广泛的数据采集产品中，具有深远的意义。国内外概况和发展趋势从二十世纪八十年代初模拟示波器开始像数字化转型开始，至今已发展了三十多年，数字示波器在几个关键性能指标上已经有了很大的提高，目前市场上已经出现了带宽20GHz，实时采样速率高达

3、50GS/s的泰克公司DP070000系列数字荧光示波器（美国），以及带宽15GHz，实时采样率达40GS/s的TDS6000系列数字存储示波器，此外另一家示波器生产商安捷伦科技也推出了带宽13GHz，实时采样率40GS/s的80000BInfiniium系列高性能示波器。国内对数字存储示波器的研制始于二十世纪八十年代初，限于当时的条件，其采样速率值很低，在九十年代国外数字存储示波器迅猛发展的背景下，我国的一些研究所、院校开始开始投入更多的经费致力于数字存储示波器的研发。目前在与国外测试测量巨头的博弈中，示波器领域的本土企业已取得一些突破。中国仪器界崛起的生力军的代表普源精电，于2006年初推

4、出一款性能卓著的紧凑型数字存储示波器DS1000系列。DS1000系列在性能不仅全面超过国外同类产品，打破了在这个领域国外产品一统天下的局面，同时又在原产品上大胆创新，使DS1000系列成为数不多体积小巧、功能强大、性能卓越的低端数字示波器，弥补了国内空白。但是与国外相比，国内示波器的采样率仍然不高，实时带宽也不够，所以在很多测试领域中的应用受到了限制。无论是国内还是国外，设计带宽更高的模拟通道，采样速率更高的采集系统始终是整个示波器设计的主旋律。在整个行业对数据速率极限永无止境的挑战过程中，示波器一直承担着系统设计和错误排除等应用中最为重要的任务。模拟带宽频率更高，不断满足行业测试新标准，功

5、能集成趋势明显，这是示波器未来的发展趋势。随着电子产业不断引入新兴技术和标准，示波器也正在不断进化发展以应对层出不穷的新挑战。主要研究内容1、数字存储示波器的基本原理。2、高速数据采集、存储、回放电路的设计。3、本设计以高速A/D转换器TLC5510为核心，利用CPLD产生高速的逻辑控制器件控制高速A/D芯片采样转换，并利用双口RAM存储数据、回访波形。研究阶段、进度及完成时间第一阶段：储备知识以及拿出初步设计方案 2009-12-102010-03-02第二阶段：设计电路、计算参数 2010-03-032010-03-09第三阶段：编写毕业论文（初稿及二稿） 2010-03-102010-0

6、3-29第四阶段：论文定稿、设计完成 2010-03-302010-04-11第五阶段：准备答辩 2010-04-112010-04-20论文摘要本系统基于单片机最小系统，以高速模数转换器TLC5510为核心，利用CPLD构成高速逻辑控制器件控制高速A/D芯片采样转换和双口RAM存储数据、回放波形。本系统主要由七个子模块电路构成：前级程控放大电路、TLC5510高速采样电路、基于CPLD的高速逻辑控制电路、数据存入与读出的双口RAM电路、AD7523 D/A转换电路、触发电路、单片机最小系统。系统实现了单/双踪显示、多触发方式、波形存储等多种功能。 系统硬件设计应用了EDA工具，软件设计采用模

7、块化编程方法。关键字：程控增益放大 高速模数转换器 数模转换器 双口RAM CPLD Abstract The system is based on the smallest microcomputer systems to high-speed ADC TLC5510 the core, using a high-speed CPLD logic control device control the high-speed A / D conversion and dual-port sampling chip RAM to store data, playback waveform. Thi

8、s system is mainly constituted by seven sub-module circuits: the former level programmable amplifier, TLC5510 high-speed sampling circuit, CPLD-based high-speed logic control circuits, data entry and read out of dual-port RAM circuit, AD7523 D / A converter circuit, trigger circuit , SCM minimum sys

9、tem. System implementation of the single / double-trace display, multi-trigger, waveform storage and other features.System hardware design applied to EDA tools, software design, modular programming method.Key words: ProgrammableGainAmplifier High-Speed ADCDAC Dual-port RAM CPLD数字存储示波器的设计与实现引言 近年来，随着

10、科学技术的发展，数字存储示波器以其高精度、高性能在示波器家族中脱颖而出。它使得示波器不仅能收集和显示信息，而且能计算和分析信息，还能根据预先编好的程序进行微分、积分、平均、平方根、有效值等多种运算，并能自动校准、纠错以及自动进行数据交换等。与传统模拟示波器相比，数字存储示波器不仅具有可存储波形、体积小、功耗低，使用方便等优点，而且还具有强大的信号实时处理分析功能。因此，数字存储示波器在科学研究和工程计算中大有全面取代模拟示波器之势。但是，目前数字示波器的研究在国内尚属起步阶段，数字示波器在我国还主要依靠进口，且价格昂贵，因而阻碍了我国电子及相关行业的发展。借于此，提出了一种简易数字存储示波器的

11、设计方案，经测试，性能优良。下面对数字存储示波器的总体方案设计和模块电路设计及软件设计分别作详细讨论。第一章 绪论1.1 数字存储示波器概述1.1.1 基本概念数字存储示波器是通过模数转换和数据取样进行工作的数字示波器。数字存储示波器是利用A/D转换把被测模拟信号变为数字信号，然后存入存储器中，需要显示的时候，将存储器中存储的内容调出，通过相应的D/A转换恢复为模拟信号显示。在数字存储示波器中得到显示波形要经过图1-1所示的数据流。 图1-1 数字存储示波器数据流程图信号调理主要是对被测输入信号在幅度与偏移方面进行线性处理，使信号在垂直方向上处于A/D转换器的输入范围内；现在的新产品一般提供增

12、益细调能力。触发产生电路根据操作者设定的触发条件确定什么时候采集模数转换后的信号点数据值。信号边沿是最基本的触发条件。模数转换电路在给定采样时钟的节拍下把输入的模拟信号转换为离散的数据值；在数字存储示波器中，A/D转换器始终以最高取样率进行工作。信号采集电路把模数转换后的信号点数据值存储到采集存储器中。波形重组电路根据示波器水平设置及触发点与采集时刻的时间差把采集存储器中的信号点在水平方向上重定位（与显示屏幕上的像素列对应），存储到波形存储器中。波形显示电路以波形存储器中信号点数据值为Y轴坐标，以信号点所在像素列为X轴坐标，在显示缓冲存储器中画出波形（波形光栅化），并通过显示扫描电路把波形显示

13、到屏幕。波形分析部分针对波形存储器中的信号数据进行波形参数测量等进一步的处理。可以看出，波形存储器的波形数据不只用于波形送显，同时也用于波形分析。1.1.2 数字存储示波器原理数字存储示波器，它是用A/D转换器把模拟信号转换成数字信号，然后存在存储器RAM中，需要时将RAM中存储的内容调出，通过相应的D/A转换器，再恢复成模拟量显示（图1-2）。在这种示波器中信号处理与信号显示功能是分开的，它的性能主要取决于进行信号处理的A/D、RAM和微处理器的性能。由于采用RAM存储器，可以快写数据慢读数据，使得即使在观察缓慢信号时也不会有闪烁现象。使用数字存储示波器不仅可以观察周期性重复信号、超低频信号

14、，而且也能够观察非周期的单次的或随机的信号。这是因为数字存储示波器可以采用实施采样，即每隔一个采样周期取样一次，所以可以观测非周期信号。 图1-2 数字存储示波器原理框图1.2 数字存储示波器工作原理1.2.1 工作原理 数字存储示波器不是将波形存储在示波管内的存储栅网上，而是存在存储器中，因而存储时间可以无限长。实际上数字存储示波器是一种既有实时观察功能，又有波形存储能力，同时又具有信号处理能力和电路分析功能的高精确度、操作简单、可以通过计算机进行程序自动测量的高智能化示波器。数字存储示波器主要利用A/D转换技术和数字存储技术来工作，它能迅速捕捉瞬变信号并长期保存。数字存储示波器首先对模拟信

15、号进行高速采样以获得相应的数字数据并存储，存储器中存储的数据用来在示波器的屏幕重建信号波形；然后利用数字信号处理技术对采样得到的数字信号进行相关处理与运算，从而获得所需要的各种信号参数；最后，示波器根据得到的信号参数绘制信号波形，并对被测信号进行实时、瞬态分析，以便用户了解信号质量，快速准确地进行故障诊断。1.2.2 工作方式1 数字存储示波器的功能 数字存储示波器的随机存储器RAM按功能可分为信号数据存储器、参考波形存储器、测量数据存储器和显示缓冲存储器四种。信号数据存储器存放模拟信号取样数据；参考波形存储器存放参考波形的数据它采用电池供电，或采用非易失性存储器，故可以长期保存数据；测量数据

16、存储器存放测量量与计算的中间数据和计算的结果，和一般微机化仪器的随机存储器作用基本相同；显示缓冲存储器存放现时代波形，荧光屏上显示的信息均由显示缓冲存储器提供。2 触发工作方式 数字存储示波器的触发方式包括常态触发和预置触发两种方式 1）常态触发 常态触发是在存储工作方式下自动形成的，同模拟示波器基本一样，可通过面板设置触发电平的幅度和极性，触发点可处于复现波形的任何位置及存储波形的末端，触发点位置通常用加亮的亮点来表示。 2）预置触发 预置触发即延迟触发，是认为设置触发点在复现波形上的位置，它是在进行预置之后通过微处理器的控制和计算功能来实现的。由于触发点位置的不同，可以观测到触发点前后不同

17、区段上的波形，这是因为数字存储示波器的触发点只是一个存储的参考点，而不是一定的取样，存储的第一点。预置触发对显示数据的选择带来了很大的灵活性。 3）测量和计算工作方式 数字存储示波器对波形参数的测量分为自动测量和手动测量两中。一般参数的测量为自动测量，即示波器自动完成测量工作，并将测量结果以数字的形式显示在荧光屏上，特殊的测量使用手动光标进行测量，即光标测量。光标测量指的是在荧光屏上设置两条水平光标线和两条垂直光标线，这四条光标线可在面板的控制下移动，光标和波形的交点，对应信号存储器中相应的数据。测量时，示波器在测量程序控制下，根据光标的位置来完成测量，并将测量结果以数字形式显示在荧光屏上。

18、4）面板按键操作方式 数字存储示波器的面板按键分为执行键和菜单键两种，按下执行键后，示波器立即执行该项操作。当按下菜单键时，屏幕下方显示一排菜单，屏幕右方则显示对应菜单的子菜单，然后按下子菜单下所对应的软件执行相应的操作。1.2.3 数字存储示波器的显示方式由于数字存储示波器可以对被测信号存储，波形的采集和显示可以分开进行，与宽带示波器相比，采集速度和显示速度不相同，因此采集速度很高的数字存储示波器对其显示的速度要求不高。数字存储示波器的显示方式灵活多样，具有基本显示、抹迹显示、卷动显示、放大显示和XY显示等，可以适应不同情况下波形观测的需要。1.存储显示 存储显示方式是数字存储示波器的基本显

19、示方式，适用于一般信号的观测，在一次触发形成并完成信号数据的存储后，经过显示前的缓冲存储，并控制缓冲存储器的地址顺序，依次将欲显示的数据读出并进行D/A变换，然后将信号稳定的显示在荧光屏上。 2.抹迹显示 抹迹显示方式适用于观测一长串波形中在一定条件才会发生的瞬态信号。抹迹显示时，应先根据预期的瞬态信号，设置触发电平和极性；观测开始后仪器工作在末端触发和预置触发相结合的方式下，当信号数据存储器被装满单瞬态信号未出现时，实现末端触发，在荧光屏上显示一个画面，保持一段时间后，被存入的数据更新。若瞬态信号仍未出现，再利用末端触发显示一个画面，这样一个个画面显示下去，如同为了查找某个内容，一页页的翻书

20、一样，一担出现预期的瞬态信号则立即实现预置触发，将捕捉到的瞬态信号波形稳定的显示在荧光屏上，并存入参考波形存储器中。 3.卷动显示 卷动显示方式适用于观测缓变信号中随机出现的突发信号，它包括两种方式，一种是新波形逐渐代替旧波形，变换点自左向右移动；另一种是波形从右向左移动，在左端消失，当异常波出现时，可按下存储键，将此波形存储在荧光屏或存入参考波形存储器中，以便做更细致的观测与分析。 4.放大显示 放大显示方式适用于观测信号波形的细节，此方式是利用延迟扫描的方法实现的，此时荧光屏一分为二，上半部分显示原波形，下半部分显示放大了的部分，其放大位置可用光标控制，放大比例也可调节，还可以用光标测量放

21、大部分的参数。 5. XY显示 与通用示波器的显示方法基本相同，一般用于显示丽萨如图形，此处不做详述。 6显示的内插 数字存储示波器是将取样数据显示出来，由于取样点不能无限增多，能够做到正确显示的前提是足够的点来重新构成信号波形。考虑到有效存储带宽问题，一般要求每个信号显示20-25个点。但是较少的采样点会造成视觉误差，可能使人看不到正确的波形。数据点插入技术可以解决显示中视觉错误的问题。数据点插入技术常常使用插入器将一些数据插在所有的取样点之间，主要有线性插入和曲线插入两种方式。1.3 数字存储示波器的主要特点与传统的模拟示波器相比，数字存储示波器有非常突出的特点，其具体表现如下：1）信号采

22、集速率大大提高数字存储示波器首先在采样速率上有较大的提高。可从最初采样速率等于两倍带宽提高至五倍甚至十倍。相应对正弦波取样引入的失真也从10%降低至3%甚至1%。2）显示更新速率更高数字存储示波器的显示更新速率最高可达每秒40万个波形，因而在观察偶发信号和捕捉毛刺脉冲方面更加方便。3）波形的采样、存储与显示可以分离在存储阶段，数字存储示波器可对快速信号采用较高的速率进行采样与存储，而对慢速信号则采用较低速率进行采样与存储；在显示阶段，不同频率的信号读出速率可以采用一个固定的速率，并可以无闪烁地观测极慢信号与单次信号，这是模拟示波器无能为力的。4）存储时间长由于数字存储示波器是把模拟信号用数字方

23、式存储起来，因此，其存储时间理论上可以无限长。5）显示方式灵活多样为适应不同波形的观察，数字存储示波器有滚动显示、刷新显示、插值显示、存储显示、卷动显示、抹迹显示等多种显示方式。6）测量结果准确屏幕上每个光点都对应存储区内确定的数据。操作时间可用面板上的控制装置在屏幕上表示两个被测，以算出两间的电压或电流，再利用计算机的字符显示功能在屏幕上直接显示测量结果，从而减少了人为误差，提高了测量的准确度。7）触发功能先进与模拟示波器不同，数字存储示波器不仅能显示触发后的信号，而且能显示触发前的信号，还可以任意选择超前和滞后的时间。8）便于程控并具有多种方式的输出由于数字存储示波器的主要部分是数字系统，

24、又由微计算机管理，故可通过接口接受程序控制，也可通过接口用于各种反复试的输出数字存储示波器的优点，主要表现在：1）多通道单次捕捉：数字存储示波器能够同时在多个通道上捕捉电源开、关或故障发生瞬间这样的单词瞬态事件。2）波形处理：数字存储示波器内部嵌着一个微处理器，它具有对被测信号完成幅度和时间等参数进行测量以及波形运算等功能。3）数据存储：数字存储示波器带有非易失性的波形存储器，他们能够提供与数字存储示波器兼容的软盘或存储卡。示波器也能够容易的与许多绘图仪或打印机相连来进行高质量的硬拷贝。4）更多的触发功能：数字存储示波器能够提供许多模拟示波器没有的触发功能。如预触发、触发释抑等。5）自动测试：

25、数字存储示波器能够提供自动测试功能，简化了使用者的操作，使仪器更加智能化。评价数字存储示波器最重要的指标为其模拟通道和采样速率。模拟通道带宽，取决于示波器的前端器件，如探头、放大器等；数字存储示波器的采样速率，最主要决定于D/A转换器的采样速率，与D/A转换器的拼合技术也有一定关系。提高数字存储示波器指标主要指提高这两方面的性能。通道带宽是数字存储示波器发展的瓶颈，制约着数字存储示波器的发展。1.4 数字存储示波器的硬件根据数字存储示波器的工作原理，数字存储示波器的设计以单片机和可编程逻辑器件（CPLD）为控制核心，来控制其它外围芯片和模块的A/D转换、数据存储、键盘操作和屏幕显示等功能。其单

26、片机用于实现的功能主要是人机界面的操作；可编程逻辑器件实现的功能主要是A/D转换和数据存储。其系统功能框图如图1-3。A/D键盘输入模拟输入RAM读写控制CPLD采样时钟通信信号屏幕显示单片机波形数据 图1-3 数字存储示波器硬件设计框图本方案首先对被测波形进行A/D转换，以将模拟信号转换成数字信号进行存储，这样控制器就可以从RAM中读出波形数据经D/A变换将数字量转换为模拟量在屏幕上显示。因为数字存储示波器的显示原理与传统示波器的显示原理不同，它是通过点亮液晶屏幕上某些点来显示波形的。因此，只要编写一段程序将数字量转换成显示屏上点的坐标，在编写将显示屏上某点点亮的程序，就可以在显示屏上显示输

27、入的波形。本设计还引入了键盘操作模块，可以通过键盘输入来设定示波器的工作方式以及其它功能选项。A/D转换器选用的是TI公司的TLC5510高速模数转换器。此器件可用于视频处理、高速数据转换等，TLC5510采用CMOS工艺制造，精度为8位，转换速率20MSPS（每秒采样200M）采用半闪速（SemiFlash）结构，且内建采样保持（S/H）电路。该系统的外围芯片均由单片机和CPLD来控制，而CPLD与单片机之间可通过相互通信来获取当前系统的工作状态。1.5 系统软件设计本系统的软件整体结构如图1-4，包括上电初始化程序、主循环和中断处理程序三大部分。系统初始化后，程序将运行在主程序中，不断进行

28、数据采集、处理、显示和再采集。键盘电路工作在终端模式，当有键盘按下时，程序进入键盘中断服务程序以响应用户的操作并设置状态标志。主循环根据响应的状态标志决定数据处理方式和显示方式。 图1-4 系统主程序框图 利用本文提出的以单片机和可编程逻辑器件为控制核心的数字存储示波器可以实现波形的采集、存储、参数的处理与计算功能，而且轻巧便携、简单实用。而利用该示波器的通讯功能还可以与外部计算机相连以进行更为复杂的数据运算、分析和处理，从而为工业现场应用和科学研究提供很大的方便。数字存储示波器与模拟示波器相比，具有极强的优越性，且随着随着科学技术不断进步和其制造成本及市场价格的不断下降，其发展前景十分看好。

29、第二章 方案设计与论证2.1 总体方案设计数字存储示波器是可以方便的实现对模拟信号进行存储，并能利用微处理器对存储数据做进一步处理的示波器，它具有实时显示和存储两种工作模式，其实时采样工作方式决定了系统设计方案必须采用高速数据的采集和处理技术，因而，高速数据采集、存储和回放电路的设计成为系统设计的难点。由于受单片机时钟频率的限制，数据采集过程必须由高速逻辑器件控制，因此本设计以高速A/D转换器TLC5510为核心，利用CPLD产生高速的逻辑控制器件控制高速A/D芯片采样转换，并利用双口RAM存储数据、回放波形。总体方案设计如图2-1所示图2-1 CPLD高速逻辑控制实现简易数字存储示波器原理框

30、主要技术指标如下：l 系统输入信号范围：4V4Vl AD输入信号幅度：0.6V2.6Vl 3档垂直灵敏度：0.01V/div、0. 1V/div、1V/divl 三档放大倍数：0.25倍、2.5倍、25倍其中0.25倍放大倍数对应1V/div垂直灵敏度； 2.5倍放大倍数对应0.1V/div垂直灵敏度；25倍放大倍数对应0.01V/div垂直灵敏度。l A/D转换器的采样率1MHzl 触发电平：5V+5V可调2.2 模块电路设计2.2.1 前级信号处理模块的设计利用模拟开关MAX333A构成单、双踪切换及程控放大电路。此模块的主要功能是控制两路信号的分时选通，并对输入信号的幅值进行程控放大，使

31、输入信号的幅度满足模数转换器所要求的动态转换范围，并满足垂直灵敏度指标要求。CH1、CH2两路波形信号分别经过OP07构成的射随器后，输入到模拟开关MAX333A，由CPLD产生的地址信号的最低位AR0控制CH1和CH2的高速轮流切换。分时采样两路信号。程控放大单元运用宽带运放构成放大器，高频信号失真很小，并且由精密电位器构成反相放大电路，完成输入信号的0.25倍、2.5倍、25倍精确放大。后级运放实现+1.6V 电平抬升，以满足模数转换的0.6V2.6V动态范围（原因见下面分析）。具体电路设计框图如图2-2所示。CH11CH2射随器射随器二选一开关三档程控反相放大一倍反相放大和+1.6V电平

32、抬升限伏电路ADC 图2-2 前级信号处理设计框图具体实现电路图如图2-3所示图2-3 三档程控增益放大电路图2.2.2 数据采集电路设计本系统采用高速模/数转换器TLC5510，此款ADC的最高采样速率为20Msps。Vref（B）Vref（T）的动态转换范围。CLK端上升沿开采样。输出使能端OE接低电平时，在2.5个CLK周期后，采样量化数据自动呈现在数据线上。TLC5510的工作时序图如图2-4所示图2-4 TLC5510工作时序图编码方式如表2-1所示输入电压范围 输出数字编码MSB LSB Vref（B） Vref（T）0 0 0 0 0 0 0 0。0 1 1 1 1 1 1 11

33、 0 0 0 0 0 0 0。1 1 1 1 1 1 1 1表2-1 TLC5510编码方式设计中，AD芯片采用内部参考电压，ref(B) 0.6V; ref(B) 2.6V；动态转换范围为0.6V2.6V。具体连接电路图如图2-5所示 图2-5 TLC5510连接电路图2.2.3 CPLD高速逻辑控制器1、CPLDCPLD（Complex Programmable Logic Device）是Complex PLD的简称，一种较PLD复杂的逻辑元件。复杂可编程逻辑器件（CPLD）是从低密度可编程逻辑器件PAL、GAL发展而来的高密度可编程逻辑器件，它的规模可达到几十万门、甚至上百万门，而工作

34、速度可达到100MHz以上。CPLD的内部互联采用全局总线的方式，其主要特点是延时可观测。CPLD强大的逻辑功能使其更适合用来设计复杂的组合逻辑电路和控制系统（如DMA控制和存储器控制）。目前CPLD已成为主流的可编程逻辑器件之一。2、高速控制部分电路由四个子模块组成：扫描时间因数t/div控制器，触发功能控制器，写地址计数器，读地址计数器。这四部分电路均由CPLD设计完成，内部逻辑模块可表示如图2-6所示。图2-6 CPLD高速逻辑控制单元框图各模块基本功能如下所述：1）扫描时间因数t/div控制器实际上是一个时基分频器，用于控制A/D转换采样速率以及存储器的写入速度。采用稳定度较高的40M

35、Hz有源晶振。将其作为CPLD的时钟基准输入。在CPLD中，先对其进行4分频。目的是保证较高的相位稳定度。再由CPLD生成一个分频比可调的分频器，将分频后的10M时钟进行可调分频，得到不同的采样时钟。因此这一模块除有源晶振以外，其余部分均在CPLD中实现。2）触发功能控制器实现了单次触发、电平触发和连续触发功能，体现了数字存储示波器的一大优点。具体实现电路见触发电路设计说明。3）写地址计数器用来产生写地址信号，它由CPLD生成二进制的计数器，计数器的位数由存储长度来确定。写地址计数器的计数频率与A/D转换器的取样时钟频率相同，产生写地址数据送至双口RAM的地址线。4）读地址计数器用来产生读地址

36、信号，它由CPLD生成二进制的计数器，产生读地址信号将数据从双口RAM中读出。2.2.4 双口RAM读写采样数据AD采样量化数据由双口RAM存储。IDT7134有两组相互隔离的数据线、地址线、片选线和读写控制线。它们可以对RAM内部的存储单元同时进行读写操作。并且互不影响，这样就解决了高速存取和读取的问题。存储数据线与AD采样量化输出数据线相连，读出数据线与列扫描DA数据线相连。存储与读出的地址线受CPLD控制。具体连接图如图2-7所示。图2-7 双口RAM连接图2.2.5 触发电路设计本设计实现了单次触发、电平触发和连续触发功能。其中电平触发可以选择CH1、CH2和外部输入信号三路信号触发。

37、1、单次触发存储显示方式每按动一次“单次触发”键，启动CPLD控制AD开采样200点并存储采样数据。读地址线循环读出此200点数据，连续送显示。2、电平触发显示方式利用高速比较器MAX921，产生比较脉冲。上升沿启动AD开采样200点并存储采样数据，读地址线循环读出此200点数据，同时送显示。AD采样过程中，屏蔽触发脉冲。触发电平正负5V可调。电平触发原理图如图2-8所示图2-8 电平触发原理图具体实现电路图如图2-9所示图2-9 电平触发电路图3、连续触发显示方式连续触发方式下，仪器能对信号进行采集、存储并实时显示。2.2.6 行/列扫描电路设计由高速数/模转换器AD7523，构成行/列扫描

38、电路核心。1、 行扫描电路 CPLD内的地址累加器的输出控制AD7523不断输出锯齿波，后级是一个加法电路，调节电位器，可以实现对输出锯齿波的直流电平移动。达到调节显示器上波形左右位置平移的功能。具体电路如图2-10所示。图2-10 行扫描电路图2、列扫描电路由AD7532、模拟开关和电平调节电路构成列扫描电路。双口RAM右端的数据口输出数据送AD7532，后级两个电平跌价调节电路，调节电位器可以实现对CH1和CH2两个通道输出波形的上下平移。模拟开关MAX333A实现单/双踪切换功能。具体电路如图2-11所示。图2-11 列扫描电路图2.2.7 输出信号与模拟示波器的连接显示采样模拟示波器的

39、XY方式，在XY方式下，示波器的垂直轴和水平轴的偏转电压由外部提供。屏幕上每一个位置都有对应的一个XY坐标。因此，只要提供波形的坐标数据，经D/A转换送至X、Y轴即可，显示时，地址计数器以固定的频率循环计数，地址信号直接送至行扫描DA，产生周期锯齿波，对应X轴偏转电压；双口RAM数据送至列扫描DA，对应Y轴偏转电压。具体输出信号如图2-12所示图2-12 显示原理图第三章 理论分析与参数计算3.1 程控放大器增益 程控增益放大器的放大倍数要求满足垂直灵敏度指标，同时兼顾系统输入信号和AD输入信号幅值范围。指标要求设置0.01V/div、0. 1V/div、1V/div三档垂直灵敏度，系统输入信

40、号范围为4V4V；AD输入信号幅度为0.62.6V。综合以上指标，设置三档放大倍数分别为0.25倍、2.5倍、25倍，其中0.25倍放大倍数对应1V/div垂直灵敏度； 2.5倍放大倍数对应0.1V/div垂直灵敏度；25倍放大倍数对应0.01V/div垂直灵敏度。3.2 采样率Fs与扫描时间因数在固定存储深度M的条件下，采样速率Fs与扫描时间因数S成反比。关系是： 10SFsM取M=200，则Fs20/S 设计扫描时间因数从20/div200/div，共有13档，覆盖题目要求的3档扫描时间因数。依据上式，计算对应的采样速率如表3-1所示S(/div)204010020050012Fs(KHz

41、)1000500200100402010S(/div)5102050100200Fs(KHz)4210.40.20.1表3-1 扫描时间因数与采样速率对照表值得注意的是：采样速率的获得是对时基信号进行可调分频得到的。实际设计中需要对输入分频器的10MHz信号进行可调分频得到上表所列采样速率。3.3 A/D芯片的选取通常有采样/保持（S/H）电路实现模拟信号的时间离散化，而时间离散化信号幅度的量化则由模数转换器（A/D）实现。有许多芯片将SH和AD集成在一块芯片里。这不仅方便了使用者，而且节省了空间、提高了系统的可靠性本系统对A/D的要求（S/H的要求也包括在其中）。A/D的转换速率取决于被测信

42、号的频率范围，或简易数字存储示波器对扫描速度的要求，本系统要求扫描时间范围为20uS/div200mS/div,要求A/D的最高转换速率高于1MHz。量化位数。垂直分辨率位32级/div，垂直刻度为8div,因此垂直方向上应该有32级/div8div=256级。因为28=256，对于二进制编码来说28即为8位二进制数码的最大值，因此应该选择量化位数为8bit的A/D进行模数转换。模数转换器中有三种基本转换方式，即积分比较式、逐次比较式和并行比较式。从转换速率来说，积分式最慢，而并行式最快（所谓“闪烁”转换），逐次比较式居中。从电路结构来说并行比较式最复杂，应为它是用具有不同阈值的比较器和255

43、个阈值电平，电路很复杂。因此在A/D的转换速率和电路结构之间的折中办法是所谓“串并行”比较式A/D，其结构是将几个低bit数的并行比较式模数转换器组成一个高bit数的A/D。这里选择TLC5510芯片就是属于这种类型的A/D。它是用两个4bit并行比较式A/D组成一个8bit的A/D，在低4bit和高4bit之间按照加权的关系组成8位二进制数码（D8D1）,这就是所谓“串并行”式A/D（或称为半闪烁式A/D）。A/D芯片的位数取决于垂直分辨率，指标要求垂直分辨率为32级/div，示波器满刻度为8格。垂直方向上应该有32825628量化级，因此A/D转换器的位数不应该低于8位。此外，从表3-1可

44、知，A/D转换器的采样率不应低于1MHz，本设计采样8位并行高速A/D转换器TLC5510，最高采样率为20MHz，满足采样率要求。A/D转换的过程就是不断将被转换的模拟信号和基准电压相比较的过程。3.4 输入信号峰峰值测量通过89C51读取并分析RAM中的数据，判断最大值、最小值，由此可以计算出峰峰值。第四章 软件设计4.1 系统软件主程序流程图开始系统初始化 按键控制功能选择单次触发连续触发电平触发单踪显示双踪显示峰值显示显示采样速率放大显示倍数自动量程转换显示波形图4-1 系统软件主程序流程图辅助设计平台软件1、 Keil uVision Keil uVision是美国Keil Soft

45、ware公司出品的51系列单片机C语言软件开发系统，与汇编相比，C语言在功能上、结构性、可读性、可维护性上有明显的优势，因而易学易用。用过汇编语言后在使用C来开发，体会更加深刻。Keil uVision软件是提供丰富的库函数和功能强大的集成开发开发调试工具，全Windows界面。另外重要的一点，只要看一下编译后生成的代码，就能体会到Keil C51生成的目标代码效率非常之高。多数语句生成的汇编代码很紧凑，容易理解。C51 工具包的整体结构，其中uVision是C51 for Windows的集成开发环境，可以完成编辑、编译、连接、调试、仿真等整个开发流程。2、QuartusQuartus软件是ALTERA公司为MAX、FLEX等系列芯片开发的编程开发软件。它增强了优化、验证和易用性功能，将缩短采用ALTERA FPGA、CPLD和结构化ASIC器件的开发周期。ALTER