8086微处理器微处理器的基本结构课件.ppt

《8086微处理器微处理器的基本结构课件.ppt》由会员分享，可在线阅读，更多相关《8086微处理器微处理器的基本结构课件.ppt（108页珍藏版）》请在三一办公上搜索。

1、1,第二章 8086微处理器第一节 微处理器的基本结构第二节 8086微处理器,第一节、微型计算机结构 CPU+适当容量M+输入输出接口+设备+软件=MICOR _ COMPUTER SYSTEM1、微型计算机外部结构2、微型计算机内部结构,1、微型计算机外部结构微型计算机外部结构如下图所示(三总线结构）,微型计算机外部结构,由上图看出，微机与外部交换信息通过总线控制。采用三总线结构AB、DB、CB.三组总线：地址总线 AB(ADDRESS BUS):通常16位，单向，A15A0，可寻址216=64KB内存单元。A7A0，可寻址 28=256外设接口。数据总线 DB(DATA BUS):通常8

2、位，D7D0，双向，实现CPU 与I/O 传送。控制总线 CB(CONTROL BUS):传送控制信号。,2、微型计算机内部结构 由于CPU受成品率，成本，集成在单片上等原因。严格规定引脚数就限制了总线的数量。外部采用三总线结构AB、DB、CB。内部采用单总线,即内部所有单元电路都挂在内部总线上，分时使用总线。通常微处理机内部结构及外部连接方法如下图所示。,CPU外部,微处理器内部主要由四部分组成：（1）内部寄存器 用来寄存参与运算的数据，经常可以连成寄存器对（16位）用来存放操作数地址。16位专用寄存器 如：程序计数器PC，堆栈指针SP（2）累加器和算术逻辑单元 对数据进行算术运算、逻辑运算

3、场所，运算结果 标志触发器记忆 或送某个寄存器等等。,(3)指令寄存器、指令译码器、定时及各种控制信号产生电路 把用户程序中的指令一条条译出来，然后以一定时序发出相应的控制信号。(4)内部采用单总线结构在任何时候只有一个内部设备能使用内部总线，各设备之间必须分时使用内部总线，因而速度受到影响。只有要求速度高的位片机（通常用双级型集成电路）中，采用内部多总线结构。,9,第二节、8086/8088CPU一、特点 Intel 系列 的16位CPU双列直插式封装40根引脚工作频率为4.77MHz 10MHz工作电源+5V,10,8086:对外有16根数据线，20根地址线可寻址的内存单元数 220=1M

4、内存地址范围00000 FFFFFH 8088:内部寄存器、运算部件及内部操作均按16位设计,除对外数据线为8根外，其余与8086基本相同。为与当时已有的8 位外设接口芯片兼容。IBM PC、IBP PC/XT 采用8088CPU,8086CPU结构特点小结：(1)内部结构 是16位的（内部寄存器，内部运算部件，内部操作按 16位设计）；(2)外部数据总线16条，能处理16位数据,也能处理8位数据；（具有16位运算指令，包括*、/指令）(3)能执行整套8086的指令(4)20条地址总线，直接寻址能力1M字节；(5)40条引线封装；(6)单相时钟；(7)电源为5V。8086与8088的主要区别在

5、于8086的外部数据总线16位。,12,二、8086/8088的编程结构 编程结构：指从程序员和使用者的角度看到的结构。与芯片内部的物理结构和实际布局有区别。,某CPU芯片内部实物图,13,1.总线接口部件BIU（Bus Interface Unit)运输部门2.执行部件EU(Execute Unit)加工部门3.工作原理,8086 编程结构:,14,1.总线接口部件 BIU 构成部分 4个16位段寄存器：CS，DS，ES，SS 16位IP指令指针寄存器 20位 地址加法器 6字节的指令队列(8088的指令队列为4字节)总线控制电路(包括三组总线)：处理器与外界总线联系的转接电路。,主要功能

6、负责与存储器、I/O接口传递数据 具体完成：(1)从内存取指令，送到指令队列;(2)配合执行部件从指定的内存单元 或I/O端口取数据;(3)将执行部件的操作结果送到 指定的内存单元或I/O端口。,三点说明:指令队列8086 的指令队列为6个字节,8088 的指令队列为4个字节。BIU 具有预取指令功能，是一种先进先出（FIFO）的数据结构。不论是8086还是8088都会在执行指令的同时从内存中取下一条或几条指令，取来的指令放在指令队列中.指令执行顺序 顺序指令执行：指令队列存放紧接在执行指令后面的那一条指令。执行转移指令：BIU 清除指令队列中的内容，从新的地址取入指令，立即送往执行单元，然后

7、再从新单元开始重新填满队列。,16,2执行部件EU构成部分：8个16位寄存器：AX、BX、CX、DX SP、BP、DI、SI 1个标志寄存器PSW(FR)1个算术逻辑运算部件 ALU主要功能 执行部件负责指令的执行。(包括算术、逻辑运算，控制命令等),ALU,17,3.工作原理 计算机的工作过程是：取指令,执行指令,CPU 总线 内存,18,总线接口部件和执行部件可并行工作，提高工作效率。指令的提取和执行分别 由BIU和EU完成。BIU和EU相互独立又相互配合(1)当指令队列有一个空字节时，BIU自动把指令取到指令队列中(2)执行部件总是从指令队列前部 提出指令去执行。(3)如果在执行指令的过

8、程中，需要访问内存或I/O端口，EU会请求BIU去完成存取操作。,19,由于有指令队列的存在，在EU执行指令的同时，BIU可取指令，即BIU和EU可处于并行工作状态。,BIUEU,20,三、8086/8088的寄存器组 共有14个16位寄存器,AX,BX,CX,DX,SI,DI,SP,BP,DS,ES,SS,CS,PSW(FR),IP 其中：AX、BX、CX、DX 又可分成两个 8 位寄存器(AH,AL;BH,BL;CH,CL;DH,DL.)其它10个只能作为16位寄存器。,21,(P34),1、通用寄存器 通用寄存器包括：数据寄存器、地址指针寄存器、变址寄存器。数据寄存器包括:AX、BX、C

9、X、DX。地址指针寄存器包括:SP、BP。变址寄存器包括:SI、DI。2、段寄存器 段寄存器包括:CS、SS、DS、ES。3、控制寄存器 控制寄存器包括：IP、PSW。,1、通用寄存器（1）数据寄存器AX、BX、CX、DX 作为通用寄存器。用来暂存计算过程中所用到的操作数，结果或其它信息。访问形式:可以用16位的访问;或者可以用字节（8位）形式访问,它们的高8位记作:AH、BH、CH、DH。它们的低8位记作:AL、BL、CL、DL。,AX（Accumulator）作为累加器。它是算术运算的主要寄存器，所有I/O指令都使用这一寄存器与外部设备交换数据。例：IN AL,20HOUT 30H,AXB

10、XBase用作基址寄存器使用。在计算内存储器地址时，经常用来存放基址。例：MOV AX,BX+03H,CXCount可以作计数寄存器使用。在循环LOOP指令和串处理指令中用作隐含计数器。例：MOV CX,200HAGAIN:LOOP AGAIN；（CX)-1(CX),结果0转AGAINDXData可以作为数据寄存器使用。一般在双字长乘除法运算时，把DX和AX组合在一起存放一个双字长(32位)数，DX用来存放高16位;对某些I/O操作DX可用来存放I/O的端口地址（口地址 256）。例：MUL BX;(AX)(BX)(DX)(AX)例:IN AL,DX,（2）地址指针与变址寄存器：段起始地址 S

11、P、BP、SI、DI 四个16位寄存器。以字为单位在运算过程中存放操作数，经常用以在段内寻址时提供偏移地址。段内偏移地址段地址:只取段起始地址高16位值。偏移地址:指在段内某内存单元物理地址相对段起始地址的偏移值。,高16位值 0000B,27,地址指针寄存器(SP、BP)SP（stack pointer）堆栈指针寄存器 用来指示栈顶的偏移地址,必须与SS段寄存器联合使用确定实际地址。堆栈和指针如下页图所示。BP（base pointer）基址指针寄存器 可以与SS寄存器联合使用来确定堆栈段中某一存储器单元地址。,8088系统存储器与总线连接,堆栈和指针,设:(SS)=3F00H,(SP)=0

12、060H堆栈和指针如下图：堆栈是内存开辟的一个特殊数据区，一端固定，一端浮动，严格按照后进先出的工作原则。,变址寄存器(SI、DI)SISource Index Register 源变址寄存器。DIDestination Index 目的变址寄存器。使用场合：常用于变址寻址。一般与DS联用，用来确定数据段中某一存储单元的地址，例：MOV AX,SI,在串处理指令中，SI、DI作为隐含的源变址和目的变址寄 存器分别达到在数据段和附加段中寻址的目的。执行示意图如右图。例：MOV SI,2000HMOV DI,3000HMOV CX,100HCLD.MOVSB.,串处理指令执行示意图,2、段寄存器段

13、寄存器:4个16位段寄存器CS、DS、SS、ES。用来识别当前可寻址的四个段，不可互换的使用。CSCode Segment Register 代码段寄存器 用来识别当前代码段（程序一般放在代码段）。DSData Segment Register数据段寄存器 用来识别当前数据段寄存器。SSStack Segment Register堆栈段寄存器，用来识别当前堆栈段。ESExtra Segment Register附加段寄存器，用来识别当前附加段。,3、控制寄存器控制寄存器：IP、PSWIPInstruction Pointer指令指针寄存器 用来存储代码段中的偏移地址;程序运行过程中IP始终指向

14、下一次要取出的指令偏移地址。IP要与CS寄存器相配合才能形成真正的物理地址。PSW（Processor Status Word/Program）程序状态字寄存器，16位寄存器,只用了其中9位。由条件码标志FLAG、控制标志构成。(6位条件码标志,3位控制标志)。,33,9个标志按其作用分状态标志和控制标志两类 状态标志：OF、SF、ZF、AF、PF、CF 共6个 记录指令运行过程或运算结果的状态信息。常作为后续转移指令的控制条件，又称为条件码。控制标志:DF、IF、TF 共3个 作用是控制CPU 的操作。,16位寄存器，用了其中的9位，其它7位在8086/8088中无意义。,34,各状态标志的

15、含义：,CF：进位标志(Carry Flag)运算过程中，最高位是否产生进位/借位。(最高位 对字节操作指D7位,对字操作指D15位)加法，最高有效位有进位CF1，否则CF0 减法，最高有效位有借位CF1，否则CF0AF：辅助进位标志(Auxiliary Carry Flag)运算过程中，对字节操作D3位是否产生进位。有进位或借位时，AF1，否则AF0。,35,ZF：零标志(Zero Flag)运算结果是否为0。运算结果为 0 时，ZF1，否则ZF0SF：符号标志(Sign Flag)运算结果的符号位。对字节操作 SFD7 对字操作SFD15,36,OF：溢出标志(Overflow Flag)

16、运算过程中是否产生溢出。产生溢出，OF1，否则为0。PF：奇偶标志(Parity Flag)运算结果低8位中“1”的个数情况。偶数个“1”时，PF1,否则PF0。,37,1 0 1 1 0 1 0 1 被加数8位+1 0 0 0 1 1 1 1 加数8位进位 1 1 1 1 1 1 1 0 1 0 0 0 1 0 0 和8位,PSW标志寄存器,运算器,标志寄存器,运算器,被加数,加数,和,进位,例 8位二进制加法如下，给出各状态标志位的值,最高位D7位产生进位:CF=1 D3位产生进位:AF=1相加的结果为44H,不为0:ZF=0结果的最高位为0:SF=0两负数相加结果为正，溢出:OF=1结果

17、中有2个1，偶数个1:PF=1,1 0 0 1 1 1,38,各控制标志作用(以后用到再介绍)：,DF：方向标志在串操作指令中控制地址变化的方向。当DF1时，地址递减；当DF时，地址递增。IF：中断标志当IF1时，允许CPU响应可屏蔽中断申请。当IF时，禁止CPU响应可屏蔽中断申请。TF：跟踪标志为调试程序设置的一个控制标志。当TF1时，CPU按单步方式执行指令。,39,调试程序DEBUG（自学）DEBUG.exe 是 DOS提供的一个调试汇编语言程序的程序 每个版本的DOS都带有该程序。DEBUG程序采用的是命令行方式 使用不方便，但实用性强.是学习汇编语言程序、计算机硬件等课程的有效工具.

18、其他调试程序:Turbo Debugger(TD.exe)Code View Softice,40,DEBUG 主要命令一览,41,DEBUG程序的具体作用:1.查看/修改寄存器,内存单元的内容；2.学习寻址方式和指令系统；3.了解计算机取指令,执行指令的工作过程；4.调试有问题的汇编语言程序。,42,注意：DEBUG下符号与标志的对应关系,43,D:DEBUG;进入DEBUG-R;查看当前各寄存器的内容AX=0000 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000DS=1271 ES=1271 SS=1271 CS=1271 I

19、P=0100NV UP EI PL NZ NA PO NC1271:0100 B83412 MOV AX,1234-D 0:0;查看0：07FH内存块的内容0000:0000 9E 0F C9 00 65 04 70 00-16 00 EB 07 65 04 70 00.e.p.e.p.0000:0010 65 04 70 00 54 FF 00 F0-58 7F 00 F0 F5 E7 00 F0 e.p.T.X.、-U FFFF:0;反汇编FFFF:0 处的指令FFFF:0000 CD19 INT 19FFFF:0002 E000 LOOPNZ 0004、,课后可参照下列步骤做实验：（兰色

20、表示用户输入命令，红色位解释，黑色为系统给出的结果）,44,-A;汇编一条指令 1271:0100 MOV AX,12341271:0103-T=100;执行该指令 AX=1234 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000DS=1271 ES=1271 SS=1271 CS=1271 IP=0103 NV UP EI PL NZ NA PO NC1271:0103 E9C300 JMP 01C9-R;查看指令执行后结果 AX=1234 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=00

21、00 DI=0000DS=1271 ES=1271 SS=1271 CS=1271 IP=0103 NV UP EI PL NZ NA PO NC-Q;退出DEBUGD:,45,四、8086/8088的存储器组织 1.内存物理地址的形成 2.逻辑地址与物理地址 3.各段在存储器中分配 4.内存单元内容的存放及表示,46,1.内存物理地址的形成 取指令、取数、存数时，都要访问内存，被访问内存单元的地址由CPU提供。,47,8086/8088有20根地址线，可寻址220=1M个内存单元，而CPU内部寄存器均为16位，故：20位的地址需由 一个附加部件完成。这个部件就是地址加法器。,8086/808

22、8内部20位物理地址形成 存储器地址分段 8086/8088地址总线是20位的，CPU中的寄存器是16位的，20位地址无法用16位寄存器表示，必须分段。程序员在编制程序时把存储器划分成段。段内地址16位,每个段的大小最大可达64KB；实际可以根据需要来确定段大小，可以是1，100，1000，在64K范围内的任意字节数。IBM PC机对段的起始地址有限制，即段不能从任意地址开始：必须从任一小段（paragraph）的首地址开始。,小段的概念从0地址开始每16字节为一小段，对于16位地址总线，段内存储器小段地址如下：如：0000H，0001H，0002H，000EH，000FH一个小段 0010H

23、，0011H，0012H，001EH，001FH 0020H，0021H，0022H，002EH，002FH FFF0H,FFF1H,FFF2H,FFFEH,FFFFH 其中：第一列就是每个小段的首地址。,每个小段首地址特征：在16进制表示的地址中，最低位为0H（即20位地址的低4位为0000B）。在1M字节的地址空间，共有64K个小段其首地址为：0000 0H0001 0H4123 0H4124 0HFFFE 0HFFFF 0H,20位物理地址形成 物理地址：在1M字节存储器里，每个存储单元都有一个唯一的20位地址作为该存储单元的物理地址。CPU访问存储器时，必须先确定所要访问的存储单元的物

24、理 地址才能取出（或存入）该单元中的内容。20位物理地址形成：由16位段地址和16位偏移地址组成。段 地 址:只取段起始地址高16位值。偏移地址:段内某内存单元物理地址相对段起始地址的偏移值。,物理地址计算方法：即把段地址左移4位再加上偏移地址值形成物理地址，写成：物理地址=10H段地址+偏移地址。*每个存储单元只有唯一的物理地址。但可由不同的段地址和不同的偏移地址组成。,53,地址加法器的工作原理可表示为：物理地址PA=段地址 偏移地址=(段寄存器)16+偏移地址=(段寄存器)10H+偏移地址 即段寄存器的内容左移4位，加上偏移地址,54,物理地址PA=段地址 偏移地址=(段寄存器)10H+

25、偏移地址 段寄存器有4个：DS、ES、CS、SS 偏移地址由 IP、SP、BX、BP、SI、DI 或一个8位或16位二进制数得到。这种存储器管理方式叫分段编址。,55,物理地址PA=段地址 偏移地址=(段寄存器)10H+偏移地址 或段寄存器的内容左移4位，加上偏移地址 例：某内存单元的段地址由DS、偏移地址由BX给出。若(DS)=2000H,(BX)=1000H，计算其物理地址。PA=(DS)10H+(BX)=2000H 10H+1000H=21000H,56,CPU 总线 内存,物理地址信号在地址总线上传送：,例：,57,要点：,(段地址由16位的段寄存器给出，可将段地址直接用16位表示),

26、物理地址20位，段地址16位，偏移地址16位。,物理地址PA=段地址 偏移地址=(段寄存器)10H+偏移地址,由16位段寄存器决定有216=64 K个段值 由16位偏移地址决定每个段的大小为0 64K 每个段最大64 K，但不一定是64 K，可据需要分配。,58,用()表示内存单元的内容：(21000H)=0FH(2000：1000H)=0FH(DS：BX)=0FH,59,指令的地址固定由CS和IP两个寄存器决定。(代码段寄存器和指令指针寄存器),60,例 开机或RESET复位后，(CS)=FFFFH，(IP)=0,故8086/8088执行的第一条指令所在内存的地址为：PA=(CS)10H+(

27、IP)=FFFF H 10H+0=FFFF0H,61,每个内存单元有唯一的物理地址，但可由不同的段地址和偏移地址构成。,例 某内存操作的段值由 DS 给出，偏移值由BX给出。,若(DS)=1000H，(BX)=0150H，则：PA=(DS)10H+(BX)=1000 H 10H+0150H=10150H,若(DS)=1010H，(BX)=0050H，则：PA=(DS)10H+(BX)=1010 H 10H+0050H=10150H,物理地址相同，就选中同一单元,2.逻辑地址与物理地址 逻辑地址与物理地址概念逻辑地址：由段基址和段内偏移地址组成的地址，段基址和段内偏移地址都是16位的无符号二进制

28、数，在程序设计时使用。物理地址：存储器的绝对地址（20位的实际地址），范围从00000HFFFFFH,是由CPU访问存储器时由地址总线发出的地址。存储器管理：将程序中逻辑地址转移为物理地址的机构。逻辑地址与物理地址概念如下页图所示。,物理地址的形成,逻辑地址与物理地址,逻辑地址来源,取指令：自动选择代码段寄存器CS，再加上由IP决定的16位偏移量，计算得到要取的指令20位物理地址。堆栈栈顶操作：自动选择堆栈段寄存器SS，再加上由SP决定的16位偏移量，计算得到堆栈栈顶操作需要的20位物理地址。,涉及到操作数：自动选择数据段寄存器DS或附加段寄存器ES，再加上16位偏移量，计算得到操作数的20位

29、物理地址。其中：16位偏移量:包含在：指令中的直接地址 某个16位地址寄存器的值指令中的位移量+16位地址寄存器中值等。16位偏移量关键取决于指令的寻址方式。,段寄存器和其他寄存器组合指向存储单元示意图,归纳段寄存器和其他寄存器组合指向存储单元示意图如下：,3、各段在存储器中分配 各段在存储器中分配分4种情况讨论：（1）由操作系统负责分配一般情况，各段在存储器中的分配是由操作系统负责。每个段可以独立地占用64K存储区。（2）各段也可以允许重迭每个段的大小允许根据实际需要分配，不一定要占64KB。每个存储单元的内容不允许发生冲突（段可重迭，但使用时防止冲突）。,（3）在程序的首部设定各段寄存器的

30、值 如果程序中的四个段都是64K的范围之内，程序运行时所需要的信息都在本程序所定义的段区之内，程序员只要在程序的首部设定各段寄存器的值就可以了。（4）动态地修改段寄存器的内容如果程序的某一段（如数据段）在程序运行过程中会超过64K空间，或者程序中可能访问除本身四个段以外的其他段区的信息，那么在程序中必须动态地修改段寄存器的内容。,64KB为一段代码段范围:01000H10FFFH,各段允许重迭：代码段：01000H01FFFH数据段：02000H027FFH堆栈段：02800H028FFH,注意：以8088CPU的IBMPC系统中，存储器首尾地址的用途固定。00000H003FFH共1K内存单

31、元用于存放中断向量。FFFF0HFFFFFH是存储器底部的16个单元。系统加电复位时，会自动转到FFFF0H单元执行，而在FFFF0H处存放一条无条件转移指令，转向系统初始化程序。,72,4内存单元内容的存放及表示,表示为：(01000H)=1EH(01001H)=2FH,73,8086/8088是16位CPU，可对内存进行字节或字操作,例 将字数据1234H写入从02000H开始的内存单元,写入的结果：(02000H)=34H(02001H)=12H,74,D:DEBUG;进入DEBUG-A;汇编一条传送指令 1693:0100 MOV word ptr0,1234 1693:0106-T;

32、执行该指令 AX=0000 BX=0000 CX=0000 DX=0000 SP=FFEE BP=0000 SI=0000 DI=0000 DS=1693 ES=1693 SS=1693 CS=1693 IP=0106 NV UP EI PL NZ NA PO NC 1693:0106 50 PUSH AX-D DS:0;查看结果1693:0000 34 12 FF 9E 00 9A EE FE-1D F0 4F 03 18 10 8A 03 1693:0010 18 10 17 03 18 10 23 0E-01 01 01 00 02 FF FF FF-Q;退出DEBUG,实验：在DEBU

33、G下查看数据在内存中的存放情况：,低地址存放低字节,高地址存放高字节,(1693:0000)=34h(1693:0001)=12h,75,76,77,78,8086/8088可寻址216=64 K个I/O端口I/O端口范围0000 FFFFH,8086/8088设有专用的指令对I/O端口进行读写操作，即 IN 和 OUT指令（在第三章详细介绍）。,79,六、8086总线的工作周期(接第四章讲）,指令周期：执行一条指令所需的时间，不同指令的指令周期不等长总线周期：CPU访问内存或I/O端口存/取一个数据或指令所用的时间，一个基本的总线周期由个时钟周期组成时钟周期：时钟脉冲的重复周期,80,最基本

34、的总线周期由4个时钟周期组成，称为T1-T4四个状态。T1：CPU向20位多路复用总线发地址。T2：CPU从总线上撤消地址，高4位_输出本总线周期状态信息;低16位若为读周期，则准备传输数据；_若为写周期，则开始传输数据。T3：总线高4位不变，低16位传输数据。T4：CPU完成数据读写，从总线上撤除数据，控制和状态信号线进入无效状态。Tw：等待状态。读/写数据的存储器或I/O设备不能及时配合CPU传送数据时，在T3与T4间插入等待状态。TI：空闲状态。BIU空闲的时钟周期。,81,七、8086/8088 CPU的引脚信号和工作模式,1、8086/8088CPU的工作模式,82,2、8086/8

35、088的引脚信号和功能(40 阵列，20地址，16位数据）8086/8088的引脚信号图：,8086,83,(1)AD15AD0：地址/数据复用(双向)采用分时复用以提高效率，减少引脚；分时：总线周期的第一个时钟周期T1时，用来输出要访问的存储单元（M/IO端口）的低16位地址；其余周期T2,T3,T4输出16位数据*AD0兼作低8位数据的选通信号，即在T1状态AD0为0时，表示本总线周期与偶地址单元或偶地址端口交换数据。*在CPU响应中断，系统总线保持响应时，浮置为高阻状态。,84,(2)A19/S6A16/S3：地址/状态复用(输出)T1输出地址高4位；T2T4及TW状态信息。*状态信息含

36、义：S6=0：8086/8088与总线相连。S5=1：允许可屏蔽中断请求。S5=0：禁止可屏蔽中断请求。S4、S3：当前正在用哪个segreg(00ES，01SS，10CS或未用，11DS)。,85,(3)BHE/S7：高8位数据总线允许/状态复用(输出)T1高8位数据总线上的数据有效；T2T4及TW状态信号S7(未赋予意义)。*8088系统中，最大模式时恒为高电平，最小模式时为SS0，与其他两个引脚共同决定8088当前总线周期的读/写动作。*BHE和A0组合意义：从奇/偶地址开始读/写一个字或字节。数据总线与存储器接法：高8位接奇地址存储体，低8位接偶地址存储体。（画图）上述三种引脚的工作方

37、式为“分时复用”方式。,86,00000H00002H00004H.,00001H00003H00005H.,分体结构,87,(4)NMI：非屏蔽中断(输入)NMI进入正沿触发信号时，CPU在结束当前指令后，进入2号中断处理程序。(5)INTR：可屏蔽中断请求(输入)CPU在执行每条指令的最后一个时钟周期对INTR信号进行采样，若IF=1且INTR为高电平，则CPU结束当前指令后，进入相应的中断处理程序。(6)RD：读(输出)*在读操作的总线周期中T2、T3、TW状态均为低电平。CPU正在读取M单元数据；由M/IO决定 I/O数据；(7)CLK：时钟(输入)8086/8088的时钟频率为5MH

38、z。,88,(8)RESET：复位(输入)*复位信号至少要求维持4个时钟周期。*CPU接到RESET信号后，结束当前操作，并对FR、IP、DS、ES、SS及指令队列清零，CS置为0FFFFH。(9)READY：准备好(输入)*READY是由所访问的存储器或I/O设备发来的响应信号。*CPU在T3对READY信号采样，如为低电平，插入TW状态一直到READY为高，才进入T4，完成数据传送过程。(10)TEST：测试(输入)与WAIT指令结合使用，CPU执行WAIT指令时处于空转等待状态，当TEST信号有效时，CPU结束等待状态，继续往下执行指令。(11)MN/MX：最小/最大模式控制(输入)恒接

39、+5V最小工作模式；接地最大工作模式。(12)GND和VCC电源,89,3、最小工作模式1）最小工作模式下的引脚信号(1)INTA：中断响应(输出)INTA信号为连续两个负脉冲，第1个负脉冲通知外设接口允许其发出的中断请求，外设接口收到第2个负脉冲后，往数据总线上放中断类型号。(2)ALE：地址锁存允许(输出)提供给地址锁存器8282/8283的控制信号。用于将地址信息锁存在8282/8283中。(3)DEN：数据允许(输出)提供给总线收发器的控制信号。数据总线收发器8286/8287的选通信号，表示CPU当前准备收、发一个数据，进而由D/T确定是发送还是接收数据。,90,(4)DT/R：数据

40、收发(输出)控制数据总线收发器8286/8287数据传送方向。(5)M/IO：存储器/输入输出控制(输出)(6)WR：写(输出)与RD一样，与M/IO合作(7)HOLD：总线保持请求(输入)系统中CPU之外的主模块要求占用总线的请求信号。(8)HLDA：总线保持响应(输出)CPU接到HOLD信号后，当前总线周期完成时，于T4状态发出HLDA信号回答，同时使地址/数据总线和控制总线处于浮空状态。总线请求部件收到HDLA，获得总线控制权。,91,(9)8088的 M/IO、DT/R、SS0：代码组合对应的操作100发中断响应信号；101读I/O端口；110写I/O端口；111暂停；000取指令；0

41、01读内存；010写内存；011无源状态。无源状态：操作过程即将结束，而新的总线周期尚未开始。,92,2）最小模式下的典型配置8086最小工作模式典型配置：P50图2-19 2-213片8282/或74LS373(地址锁存器)；2片8286/8287(总线收发器)；1片8284A(时钟发生器)(1)地址锁存器82828位，用于锁存20位地址信号和BHE。8282与CPU的连接：P51图2-21 STB选通信号，接ALE；OE 输出允许，无DMA控制器时接地；DI7DI0数据输入；DO7DO0数据输出。,93,8086最小模式下的典型配置,94,(2)总线收发器(总线驱动器)8286：用于增加驱

42、动能力8位，用于收发数据信号。最小模式系统中，M/IO、RD、WR组合决定了数据传输方式：001读I/O端口；010写I/O端口；101读存储器；110写存储器。8286与CPU的连接：P50图2-20 OE输出允许，控制是否允许数据通过，接DEN；T数据传送方向，接DT/R；A7A0、B7B0：二组双向数据线。注：8283与8287的功能分别同8282与8286，只是输出信号相位相反。,95,(3)时钟发生器8284A功能：产生恒定的时钟信号，时钟频率为5MHz；同步READY和RESET信号，把外界随时可能来到的READY和RESET信号同步到时钟后沿送给CPU。8284A与CPU的连接：

43、P57图2-30 F/C 决定8284A的振荡源，=1时由外部从EFI输入；=0时由X1、X2接晶体作内部振荡源。,96,4、最大工作模式（略）1）最大工作模式下的引脚信号(1)QS1和QS0：指令队列状态(输出)提供总线周期前一个状态中指令队列的状态。00无操作；01从队列第1个Byte取走代码；10队列为空；11从队列的第1个及后续Byte取走代码。,97,(2)S2、S1及 S0：总线周期状态(输出)最大模式系统中，三者组合决定了数据传输方式：000发中断响应信号；001读I/O端口；010写I/O端口；011暂停；100取指令；101读内存；110写内存；011无源状态。(3)LOCK

44、：总线封锁(输出)LOCK信号有效时，其他总线主控部件都不能占用总线。二种情况使该信号有效：由指令前缀LOCK产生，带LOCK前缀的指令执行完毕即撤消该信号；中断过程中。,98,(4)RQ/GT1、RQ/GT0：总线请求(输入)/总线请求允许(输出)双向应答信号，后者比前者优先级高。2）最大工作模式下的典型配置为实现多处理器分时控制系统，需增设总线控制器8288和总线仲裁器8289。8086最大工作模式的典型配置：P54图2-24,99,八、8086/8088的主要操作功能1、系统的复位和启动操作注：(1)RESET信号至少持续4个时钟周期高电平，初次加电要求大于50微秒高电平。(2)复位后三

45、态输出线(所有的输出信号线)均为高阻或无效状态。寄存器设为初值：CS=0FFFFH，除CS外的所有reg、指令队列清零。(3)RESET下跳经过4个时钟周期后，CPU被启动，从0FFFF0H开始执行程序。,100,2、总线操作1）最小工作模式下的总线读操作P58图2-31（a)对照该图讲解最小工作模式下的总线读操作)(1)T1状态：发送地址信号。M/IO(对应图中)：保持到整个总线周期结束；A19/S6-A16/S3、AD15-AD0(对应图中)：传送地址信号；BHE/S7(对应图中)：传送高8位地址有效信号；ALE(对应图中)：锁存器8282在ALE的下降沿锁存地址和 BHE信号；DT/R(

46、对应图中)：系统中接有数据总线收发器时用。,101,(2)T2状态：准备读数据。A19/S6-A16/S3、AD15-AD0(对应图中)：高4位传送状态信号，低16位呈高阻状态；BHE/S7(对应图中)：传送状态信号；DEN(对应图中)：数据锁存允许信号；RD(对应图中)：读信号送达所有的存储器和I/O接口。(3)T3状态(对应图中11)：数据送达总线AD15-AD0。(4)TW状态：存储器或外设的工作速度较慢时，在T3和T4状态间插入TW状态；CPU在T3和TW状态的前沿采样READY信号。(5)T4状态：CPU在T4状态的前沿读取数据，然后从总线撤除数据，控制和状态信号进入无效状态。,10

47、2,最小模式下存储器或I/O端口读操作,T1状态,T2状态,T3状态,在基本总线周期的T3状态，存储单元或I/O端口将数据送到了数据总线上，CPU通过AD15AD0接收数据。T2状态的各信号电平持续到T3状态。,Tw状态,CPU在T3状态的前沿采样READY信号，为低电平,说明数据总线上没有数据，就在T3与T4之间插入等待周期Tw，以后CPU在每个Tw的前沿处采样READY，确定是否继续插入Tw，直到READY为高电平，才进入T4状态。Tw与T3状态各控制信号的电平状态一致。,T4状态,103,与最小模式下的读总线周期不同之处：,在T2状态，地址信号发出后，CPU立即向地址/数据线AD15AD

48、0发出数据，数据信号保持到T4状态，使存储器或外设一旦准备好数据即可从数据总线取走数据。,2、最小模式下存储器或I/O端口写操作,小结与问题思考(自学）微型计算机外部、内部结构 特点：外部采用三总线结构AB、DB、CB。三组总线：地址总线:AB(ADDRESS BUS):单向，由CPU发出的，地址总线 AB的位数决定指令能直接寻址内存单元范围和外设接口。序号从0开始。如：A19A0,数据总线 DB(DATA BUS):双向，实现CPU 与 M、或I/O 传送数据。序号从0开始。如：D15D0 控制总线 CB(CONTROL BUS):传送控制信号。内部采用单总线,即内部所有单元电路都挂在内部总

49、线上，分时使用总线。,106,2.8086、8088内部有 14个16位寄存器 按功能分为三类：通用寄存器段寄存器控制寄存器 通用寄存器分为三类：数据寄存器:AX,BX,CX,DX地址指针寄器:SP,BP变址寄存器:SI,DI PSW中：6 位条件标志：OF,SF,ZF,CF,PF,AF 3位控制标志：TF,IF,DF,3.学习寄存器注意事项（问题思考）：（1）AX,BX,CX,DX是数据寄存器 可以作为16位寄存器使用，又可以作为8位寄存器使用。但每个寄存器在使用时各有特殊之处。问题：AX,BX,CX,DX能用来存放偏移地址吗？哪些可以？哪些不可以？（2）16位的寄存器问题：BX,BP,SP,SI,DI,IP存放的偏移地址在构成物理地址时，与段地址是如何配合使用？（3）PSW中问题：条件码标志、控制标志各位的含义是什么？用DEBUG调试时，显示符号是什么？TF为什么没有？,4.逻辑地址与物理地址是如何定义的？差别在那里？5.存储器是怎样编址的？同一个地址既可以看作字节单元地址，又可看作字单元地址，怎样理解？IBMPC机存储器分段有那些规定？系统加电复位时，会自动转到那个单元执行？重迭操作技术有什么好处？如何理解每个存储单元只有唯一的物理地址。但可由不同的段地址和不同的偏移地址组成？,