课程设计（论文）数字显示电子时钟的设计.doc

《课程设计（论文）数字显示电子时钟的设计.doc》由会员分享，可在线阅读，更多相关《课程设计（论文）数字显示电子时钟的设计.doc（26页珍藏版）》请在三一办公上搜索。

1、1、前言计时工具大多数都使用了石英晶体振荡器, 由于电子钟、石晶表、石英钟都采用了石英技术, 因此走时精度高, 稳定性好, 使用方便, 不需要经常调随着科学技术的不断发展, 人们对时间计量的精度要求越来越高。高精度的校, 数字式电子钟用集成电路计时时, 译码代替机械式传动, 用LED显示器代替指针显示进而显示时间, 减小了计时误差, 这种表具有时、分、秒、显示时间的功能, 还可以进行时和分的校对。片选的灵活性好。因此时钟的数字化使其功能更加丰富，使用更佳便利。数字钟电路是一个典型的数字电路系统，其由时、分、秒计数器以及校时和显示电路组成。利用60进制和24进制递增计数器子电路构成的数字钟系统。

2、在数字钟电路中由两个60进制同步递增计数器完成秒、分计数，由一个24进制同步递增计数器实现小时计数。本文就是一篇关于数字显示电子时钟的设计报告。本设计报告使用了大量表格、插图、公式，详细介绍了由555定时器、四位二进制计数器74LS161、BCD码七段译码驱动器4511和7段发光LED数码管（共阴）构成的24小时制数字电子时钟的工作原理、设计方法、设计过程、各部分功能及整体功能。2、总体方案设计2.1 初步设计方框图2.1.1.以晶体振荡器作为时钟脉冲源石英晶体振荡器的特点是振荡频率准确，电路结构简单，频率易高调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动和电场

3、互为因果，这种循环过程一直持续到晶体的机械强度限制时，才达到最后的稳定，这种压电谐振的频率就是晶体振荡的固有频率。数字显示器BCD译码驱 动 器60进制BCD译码驱 动 器60进制BCD译码驱 动 器24进制数字显示器数字显示器秒十位器秒个位数器时个位数器分个位数器时十位器分十位器晶体振荡器分频器校时存储器数器控制音响扬声器数器图1 石英晶体时钟脉冲源2.1.2以555定时器作为时钟脉冲源数字显示器BCD译码驱 动 器60进制BCD译码驱 动 器60进制BCD译码驱 动 器24进制数字显示器数字显示器秒十位器秒个位数器时个位数器分个位数器时十位器分十位器555定时器校时存储器数器控制音响扬声器

4、数器图2 555时钟脉冲源2.2 方案的比较与论证由于555定时器与石英晶体振荡器相比较来说，我们更熟悉555定时器的各项功能，更能更好的实现数字时钟的各项要求，因此，我们选择555定时器作为时钟脉冲源。2.2.1译码驱动器和数字显示器的选择本设计中需要用7段LED数码管来显示时间，因此需要用到BCD码七段译码驱动器。此类译码驱动器型号有74LS47（共阳）、74LS48（共阴）、4511（共阴）等。本设计采用作者曾接触过的相对较熟悉的 4511 BCD锁存/七段译码/驱动器来驱动共阴LED数码管。关于4511的具体功能及参数将在后面的章节中详细介绍。图3 45112.2.2 计数器的选择在本

5、设计中，只要是十进制或十进制以上的计数器都可以做为秒、分、时计数器。一般使用十进制计数器较简单。74LS290是一种异步十进制计数器，它由一个1位二进制计数器和一个异步五进制计数器组成，可以分别组合成二、五、十进制计数器。用两个74LS290级联可以组成60进制计数器（分、秒计数器），也可以组成24进制计数器（时计数器）。由于7LS290在仿真软件中无法仿真。所以在本设计中不采用74LS290，而用了稍微复杂一点的四位二进制计数器74LS161。74LS161同样可以象74LS290那样通过级联组成60进制计数器和24进制计数器，只是电路结构要复杂一些。2.2.3 时钟源的选择在本设计中，比较

6、合适的时钟源应该是555定时器。555定时器可以和电阻及电容组成单稳态触发器、多谐振荡器和施密特触发器。单稳态触发器需要外部输入信号才能工作，而且在输入有限信号的情况下不能持续产生输出信号，将很快有暂态回到稳态。多谐振荡器不需要输入外部信号，一旦产生谐振即可永远振荡下去，且输出的信号是有规律的，即输出信号是周期性的。施密特触发器的工作情况与单稳态触发器类似。在时钟电路中，由于时间的显示是有规律的相对连续且可持续无限长时间的，所以我们选择多谐振荡器作为时钟源。本设计中使用的是周期为一秒的时钟源，因此，需要将多谐振荡器的周期设置为一秒，这一点将在本文的单元模块设计部分具体讲解。图4 555定时器综

7、合以上叙述，本设计中选用的元器件为555定时器、74LS161（时、分、秒计数器）、4511（七段译码驱动）、七段LED共阴数码管。在下一章中将详细介绍各元器件以及它们组成的单元模块的功能、参数等。3、单元模块设计3.1 译码驱动器和数字显示器选择CD4511作为显示译码电路；选择LED数码管作为显示单元电路。由CD4511把输进来的二进制信号翻译成十进制数字，再由数码管显示出来。这里的LED数码管是采用共阴的方法连接的。计数器实现了对时间的累计并以8421BCD码的形式输送到CD4511芯片，再由4511芯片把BCD码转变为七段数码送到数码管中显示出来。4511功能介绍：A、B、C、DBCD

8、码输入端。QA、QB、QC、QD、QE、QF、QG译码输出端。LT测试输入端，LT =1时，译码输出全为1。BI消隐输入端，BI=1时，译码输出全为0。LE锁定端，LE=1时，译码器处于锁定（保持）状态，译码器输出保持在LE=0时的数值。当LE=0，LT=0，BI=0时为正常译码。图5 译码驱动器和数字显示器3.2 +5V电源设计图6 +5V电源设计如图6示，输入220V 的交流电经过变压器变为约9伏交流电，经过桥式整流电路后，然后用7805稳压就可以得到稳定的+5V的直流稳压电源。3.3 时钟源的设计3.3.1一秒时钟源模块图图7 一秒时钟源模块图3.3.2 功能及参数说明图7是由555定时

9、器和电阻、电容组成的周期为一秒多谐振荡器。此多谐振荡器可以作为我们要设计的数字电子时钟的时钟源。接通电源后，电容C被充电,V上升，当V上升到2/3 V时，触发器被复位，同时放电 BJT导通，此时V为低电平，电容C 通过R和T放电，使V下降。当V下降到1/3 V时，触发器又被置位，Vo翻转为高电平。电容器C放电所需的时间为t=R Cln20.7RC 当C放电结束时，T截止，V通过R1、R向电容器C充电，V由1/3 V上升到 V所需的时间为t =(R+ R) Cln20.7(R+ R) C 当V上升到2/3 V时，触发器又发生翻转，如此周而复始，在输出端（3端）就得到一个周期性的方波，其频率为f=

10、因此，我们可以选择阻值为400K的电阻作为R,300K的电阻作为R ，电容为1.43uF的电容器作为C,于是有 f=1(s)输出波形如下图：图8 输出波形图3.4 计数器的设计3.4.1 功能及参数说明74LS161是4位二进制同步加计数器如图3.3所示。CLR请零端，LOAD是预置数控制端，A、B、C、D 为预置数据输入端，QA、QB、QC、QD是数据输出端，ENP和ENT是计数使能（控制）端，RCO ( =ENTENPQA QB QC QD)是进位输出端。 图9 74LS161表3.1 74LS161的功能表清零CLR预置LOAD使 能ENP ENT时钟CP预置数据输入A B C D输 出

11、QA QB QC QDLHHHH L H H H L L H H D0 D1 D2 D3 L L L LD0 D1 D2 D3保 持保 持计 数 由表可知，74LS161具有以下功能：1) 异步清零 当CLR=0时，不管其他输入端的状态如何（包括时钟信号CP），计数器输出将被直接置零，称为异步清零。2) 同步并行预置数 在CLR=1的条件下，当LOAD=0、且有时钟脉冲CP的上升沿作用时，D0、D1、D2、D3输入端的数据将分别被Q0Q3所接收。由于这个置数操作要与CP上升沿同步，且D0D3的数据同时置入计数器，所以称为同步并行预置3) 保持 在CLQ=LOAD=1的条件下，当ENTENP=0

12、，即两个计数器使能端中有0时，不管有无CP脉冲作用，计数器都将保持原有状态不变（停止计数）。4) 计数 当CLR=LOAD=ENT=ENP=1时，74LS161处于计数状态，其状态表如下：表3.2 74LS161计数时的状态表计数脉冲CP的顺序电 路 状 态等 效十进制数QA QB QC QD0123456789101112131415160 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 0 012345678

13、910111213141503.4.2 时计数器时计数器的模块图如图3.5所示。时计数器的工作原理与分、秒计数器相似。这里只陈述一下时计数器的不同之处。当计数器计数到23时，再输入一个CP脉冲，74LS161(0)的输出变为QA QB QC QD =0010，QC=1，与74LS161(1)的QB=1通过一个与非门反馈到两个74LS161的MR（清零）端，使两个74LS161同时清零，于是计数又从0开始。计数器不会计数到24，因为00100100只是一个瞬时状态，一旦计数到此状态就会立即清零。其计数范围为023。74LS161(0)显示09（个位），74LS161(1)显示02（十位）。图10

14、 时计数器3.4.3 分、秒计数器图3.4就是由两片集成74LS161级联组成的60进制计数器，可以作为分、秒计数器。74LS161(0) 中，置数输入端ABCD接地，即ABCD=0000。当计数到1001（十进制为9）时，A、D输出为高电平1，通过一个与非门产生一个低电平0，反馈到LOAD端，当LOAD =0时，执行置数功能，将ABCD=0000置入，使QA QB QC QD=0000，计数器又从零开始计数。这种方法叫做反馈计数法。从QA、QD输出并经过与非门产生的信号叫反馈信号。将与非门的输出端通过一个非门反相之后连接到74LS161(1)的ENP、ENT，当计数到9时，产生一个反馈信号，

15、使74LS161(0)重新从零开始计数的同时，也使ENP=ENT=1，于是74LS161(1) 重新从零开始计数的同时，也使ENP=ENT=1，于是74LS161(1) 开始工作，接收CP信号并计数一次，当74LS161(0)的QA QB QC QD变为0000时，反馈信号消失，74LS161(1)停止工作。直到74LS161(1)再次计数到9。当74LS161(2)计数到5而74LS161(1)再次计数到9时，在74LS161(0)的反馈信号作用下，74LS161(1)又开始工作，计数输出端由5变为6，此时，74LS161(1)的QA QB QC QD=0110，QB QC输出为高电平1，通

16、过一个与非门产生一个低电平0，反馈到CLR（清零）端，使74LS161(1)清零，又从0000开始计数。这叫反馈清零法。从上述计数过程可知，此计数器是一个610计数器，计数器从0开始计数，当计数到59以后，又从0开始计数。74LS161(0)显示09（分、秒的个位），74LS161(1)显示05（分、秒的十位）。以上就是分、秒计数器的工作原理。 图11 分、秒计数器3.5 整点报时电路一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示.根据要求,电路应在整点前10秒钟内开始整点报时,即当

17、时间在59分50秒到59分59秒期间时,报时电路报时控制信号.报时电路选两个与门，和一个四输入的与非门与扬声器相连。图12 整点报时电路 3.6 校时电路校时是数字钟应具备的基本功能，一般电子手表都具有时、分、秒等校时功能。在计时开始或即使出现误差时，必须和标准时间校准，这一功能由校时电路完成。校时是数字钟应具备的基本功能，一般电子手表都具有时、分、秒等校时功能。 图13 校时电路至此，各单元模块都已设计完毕，下一步是把各单元模块连接起来，组成一个整体，使其达到预期的目的。我们可以用仿真软件来把它仿真出来，看它是否达到了设计的预期效果。4、 系统仿真仿真软件我们选择TINA来做，该软件的特点是

18、画电路图方便，软件界面已汉化，缺点是器件少。仿真设计流程如下：1) 先在界面上设计出秒计数器并连接上译码驱动器4511和数码显示器，用时钟脉冲作为CP脉冲信号输入，运行仿真功能，测试秒计数器设计是否正确，同时也测试4511和数码显示器连接是否正确。若仿真出错则修改电路再测试，如此反复直至无误。2) 再将分计数器及与其连接4511和数码显示器接到原电路中，再进行仿真，测试连接是否正确。若仿真出错则修改电路再测试，如此反复直至无误。3) 再将时计数器及与其连接4511和数码显示器接到原电路中，再进行仿真，测试连接是否正确。若仿真出错则修改电路再测试，如此反复直至无误。4) 最后再将一秒时钟源接入电

19、路中，再进行仿真，测试连接是否正确。若仿真出错则修改电路再测试，如此反复直至无误。若计时不准确，则修改时钟源的电阻和电容直至计时误差足够小。这样，电路的仿真就完成了。图14 仿真图时钟源秒计数器分计数器时计数器BCD译码驱 动 器BCD译码驱 动 器BCD译码驱 动 器数字显示器数字显示器数字显示器图15 仿真方框图1 标准秒信号调试用示波器观察555定时器输出的信号波形，再在555定时器的第3端观察是否由信号输出，由于在示波器上看不清其信号波形故可以用SP1641B型函数信号发生器/计数器直接观察其数值为2Hz信号。最后观察输出波形为一标准秒信号波形。2 时、分、秒及显示电路的调试0.5ms

20、2将秒信号分别引入到时、分、秒计数器单元电路中，观察电路的工作情况。（1）在秒计数器的脉冲输入10KHz的信号，接示波器可观察出信号方波（2）在秒十位输入60KHz信号，在秒十位的输出端用示波器观察图形，方法同（1），但由于输出信号的频率很小在示波器上只能看到一条微弱的细线，故可用函数信号发生器/计数器直接观察数值。因为此处接的是与非门故同时应用数字万用表测量，测得的值应为高。在试验中，我测得为低，通过顺序检查法检测出校时电路得按键开关未接地。（3）用同样得方法可以测出分、时电路是否工作正常工作。当各个部分都能正常计数时观察LED数码管是否显示正常得计数。发现计数时数码管显示从0009时直接从

21、19变为20，使得1019之间没有计数。经检测这和74LS161芯片本身有关，从下图可看出74LS161为何会使电路连续产生两次跳变。3.校时电路的调试将秒信号分别引入到校时电路中，分别按下K1及K2，检查计数器及时计数器的工作情况。4.提高电路抗干扰的方法（1）正确选择器件，如使用金属膜电阻器，用芯片运放代替三极管作前置放大器；（2）元器件分布合理，在实际布线中，按照以下几个原则布线，其一，使元器件的引线尽量短，尽量不允许有交叉电路，电源线不与信号线接近或平行。其二，由于电路板上的线非常细且容集，故存在着比较大的分布电，当电流突然变化时，电路将产生相当大的压降造成比较大的噪声电压。为了有效抑

22、制电源线上电压波动，在每块芯片的电源管脚处接入一个0.010.1F的旁路电容。即电源滤波电容尽可能近的连在运算放大器的电源端上，使同一级电路的接地点尽量靠近，并采用包围式接地，以保证良好的屏蔽效果；其三，考虑到阻抗高的走线容易发射和吸收信号，在实际连线中，让高阻抗的走线尽量短，低阻抗的走线尽量长。5、系统功能及指标参数该电路系统的功能是能够实现从0时0分0秒计时到23时59分59秒（即24小时制），并能以阿拉伯数字显示时间。主要参数：时钟源：R=400K R=300K C1=1.43F C2=1F周期T=0.7（R+2 R）C =0.7（40010 +230010）1.43=1s元件清单：74

23、LS161（6个），555定时器（2个），扬声器（1个），2.1K的电阻（1个），3.1K的电阻（1个），100K的电阻（1个），电容（9个），与非门（7个），非门（2个），开关（3个），7806（1个）。6、设计总结通过这次对数字电子钟的设计作，让我了解了电路设计的基本步骤，也让我了解了关于多功能数字时钟的原理与设计理念，要设计一个电路先进行软件模拟仿真再进行实际的电路制作。但是最后的成品却不一定与仿真时完全一样，因为，再实际接线中有着各种各样的条件制约着。而且，在仿真中无法成功的电路接法，在实际中因为芯片本身的特性而能够成功。所以，在设计时应考虑两者的差异，从中找出最适合的设计方法。通过这次学习，让我对各种电路都有了大概的了解，所以说，坐而言不如立而行，对于这些电路还是应该自己动手实际操作才会有深刻理解。7、致谢这次设计是我的第一次专业课程设计，这次设计进展较慢而且不太顺利，虽然如此，我还是要谢谢指导老师和我们这个设计小组的另几名同学。没有指导老师正确有效的指导，我们在设计过程中必将走不少弯路；没有我们小组另几名同学与我的默契合作，我们的设计必将难以进行；没有其他同学的帮助和支持，我们的设计肯定不可能完成。感谢指导老师给予的批评指正和耐心引导；感谢同学的支持和帮助。感谢所有帮助过我的人。