电子技术综合设计报告数字钟设计 毕业设计.doc
《电子技术综合设计报告数字钟设计 毕业设计.doc》由会员分享,可在线阅读,更多相关《电子技术综合设计报告数字钟设计 毕业设计.doc(29页珍藏版)》请在三一办公上搜索。
1、设计专题: 电子技术综合设计设计题目:多功能数字钟设计内容和要求:1. 主要内容: 用 CC4518双四位BCD同步加计数器设计60秒、60分、24小时归0的计数电路 用CC4511 七段译码驱动/锁存器及LG5011AH共阴数码管设计译码及显示电路(数码管需加限流电阻) 用555设计CP脉冲源 (f=1KH) 具有系统校准功能2. 整体电路原理图60秒、60分、24小时- 计数、译码、显示电路(用8K白纸手工画图)3. EWB仿真图60秒、60分、24小时- 计数、译码、显示电路(计算机打印)4. 设计原理图用PROTEL99设计原理图(计算机打印)5. 设计PCB版图用PROTEL99设计
2、PCB板图(计算机打印)6. 功能扩展要求设计:定点报时功能 12小时归1计数电路指导教师签字: 年 月 日摘要本次实验的主要内容是设计多功能的数字钟。数字钟是一种用数字电路技术实现时、分、秒计时的装置,相比之下具有更高的准确性和主观性,该数字钟具有基本功能和扩展功能两部分。其中,基本功能部分的有准确计时,以数字形式显示时、分、秒的时间和校时功能;扩展功能部分则具有:待机、整点报时、日期显示、闹钟、秒表。通过数码管显示秒、分、时、日、月、年,可以灵活的设置时间,增加按钮模块通过按键扫描可以对当前的时间随意设置,为具有更高的实用价值。由于该系统具有时间显示、闹钟、秒表等完整功能,有很高的利用价值
3、。数字钟从原理上讲是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。目前,数字钟的功能越来越强,并且有多种专门的大规模集成电路可供选择。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路结构,数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。 关键词:数字钟;555芯片;计数器目 录1 数字钟的基本组成及工作原理11.1数字钟的构成11.2数字钟的工作原理12 数字钟的设计与制作32.1系统方案选择与论证32.2设计步骤与方法32.2.1 NE555脉冲电路产生32.2.2计数器电路52.2.3译
4、码显示电路72.2.4校时电路102.3数字钟仿真112.3.1数字钟电路原理图(见附录4)112.3.2系统整体仿真图(见附录6)112.3.3 PCB板图(见附录2)113 数字钟的扩展功能123.1定点报时123.2 12归1134 数字钟的焊接及注意事项154.1焊接元件清单(见附录3)154.2实际焊接的印刷电路板元件分布图(见附录5)154.3焊接注意事项155 系统软、硬件调试175.1系统软件调试过程中遇到的问题以及排查经过175.2系统硬件调试过程中遇到的问题以及排查经过176 总结及体会187参考文献19附录20附录1:20附录221附录322附录423附录524附录625
5、1 数字钟的基本组成及工作原理1.1数字钟的构成 数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。由于计数的起始时间不可能与标准时间(如北京时间)一致,因而需要在电路上加一个校时电路,同时标准的1HZ时间信号必须做到准确稳定,通常使用石英晶体振荡器电路构成数字钟。此外,加入了一定的扩展功能,实现了定时报时。图1-1为数字钟的一般结构框图。图1-1数字钟组成框图1.2数字钟的工作原理一个具有计时、显示灯基本功能的数字钟主要由振荡器、计数器、译码器、显示器等四部分组成。多谐振荡器产生的信号输入到秒脉冲,秒脉冲送入计数器计数,技术结果通过“时”、“分”、“秒”译码器译码,并通过显示器显示时
6、间。数字钟原理图如图1-2所示。图1-2数字钟原理图(1) 秒脉冲信号发生器利用NE555多谐振荡器通过调整参数,完成了f=1Hz的秒脉冲信号的产生。(2) 时间计数器电路时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成。其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,时个位和时十位计数器为24进制计数器。结合CC4518芯片实现计数清零的功能。(3) 译码驱动及显示单元计数器实现了对时间的累计以8421BCD码显示出来,需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流,一般这种译码器通常称为7段译码器显示驱
7、动器。常用的7段译码显示驱动器有CC4511。(4) 校时电源电路当重新接通电源或时钟出现误差时都需要对时间进行校正。通常,校正时间的方法是:首先截断正常的计数电路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可。(5) 定点报时电路一般时钟都具备着定点报时的电路功能,即当时钟走到所设定的时间时,会自动报时。2 数字钟的设计与制作2.1系统方案选择与论证(1) 脉冲电路选择与论证方案一:采用RC振荡电路,在通过整形电路产生所需的秒脉冲信号;方案二:使用计时IC芯片NE55,搭建多谐振荡器产生所需的秒脉冲信号。由于RC振荡电路不稳定
8、,且不能精确产生所需秒脉冲,而NE55只需简单的电阻器、电容器就可以搭建出所需电路,而且它的计时精确度高,温度稳定度佳,且价格便宜,所以我们采用方案二。(2) 计数器电路选择与论证方案一:采用74LS290十进制异步清零、异步置位芯片;方案二:采用CC4518十进制异步清零芯片。由于CC4518是双集成BCD计数,使用它既节约成本又使线路简单,所以我采用CC4518设计计数电路。(3) 译码显示电路选择与论证方案一:采用74LS48四线七段译码器/驱动器;方案二:采用CC4511四线七段锁存译码器/驱动器。由于CC4511是COMS芯片具有低功耗,电压范围宽等优点,所以采用方案二。2.2设计步
9、骤与方法2.2.1 NE555脉冲电路产生(1) 555构成多谐振荡器(f=1HZ) 图2-1 555芯片引脚图表2-1 引出端功能符号说明(2) 555构成多谐振荡器电路电路图多谐振荡器工作原理:VCC通过R1、R2向C充电,在电容充电VC:0V-VCC/3之间,Vo输出1;VCC通过R1、R2继续向C充电,在电容充电VC:VCC/3-2VCC/3之间,Vo保持1不变;当VC=2VCC/3时,Vo由1翻转为0。T导通,电容C经R2、T放电;电容通过R2和三极管T继续放电,在电容放电VC:VCC2/3-VCC/3之间,Vo保持0不变;当Vc降至VCC/3时,使得Vo回到1,截止电容,C再充电;
10、如此循环。下图2-2为多谐振荡器的工作原理图。 图2-2谐振荡器电路原理图 图22 多谐振荡器电路多振荡器电路中各参数计算: 电容充电时间tw1=0.7 (R1+R2) C 电容放电时间tw1=0.7 R2 C 脉冲周期T=tw1+tw2=0.7 (R1+2R2) C 频率f=1/T=1.43/(R1+2R2) C 占空比q=tw1/T=(R1+R2)/(R1+2R2)(3) 波形记录从图2-3多谐振荡器波形图中可以看出,多谐振荡器的特点是:不需外触发的自激振荡器;无稳定状态,均为暂稳态;矩形波中含有丰富的高次谐波,习惯称多谐振荡器。图2-3多谐振荡器波形2.2.2计数器电路 用CC4518计
11、数器实现60进制和24进制,然后进行级联组成秒、分、时计数。(1) 芯片介绍 (国外同类型号: CD4518、MC4518)图2-4 CC4518管脚图图2-5功能表 (硬件芯片)图2-6 计数状态表图2-7 CC4518 60进制计数电路图及输出波形(个位向十位的进位脉冲,需用Q4的下降沿,接EN端。)图2-8 CC4518 24进制计数电路图及输出波形(2) 功能介绍CC4518为双BCD同步加法计数器,该器件由两个相同的同步4级计数器组成。计数器为D触发器。具有内部可交换CP和EN线,用于在始终上升沿或下降沿加法计数。在单个单元运算中,EN输入保持高电平,且在CP上升沿进位。CR为高电平
12、时,计数清零。计数器在脉动模式可级联,通过将Q3链接至下一个计数器的EN输入端实现级联。同时后者的CP输入保持低电平。(3) 用CC4518构成60进制、24进制计数单元电路60进制计数电路工作原理:根据CC4518的芯片功能,当CLK端接低电平时EN端为下降沿加法计数。个位向十位的进位脉冲,利用Q3的下降沿,接EN端。每当个位计数满9后就使高片计1从而完成计数。要完成60进制,只需十位计数到0110,即Q1、Q2接与门再对十位进行清零即可。24进制计数电路工作原理:24进制计数电路工作原理与60 进制计数电路工作原理基本思想相同,都是利用CLK端接低电平时EN端为下降沿加法计数。个位向十位的
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电子技术综合设计报告数字钟设计 毕业设计 电子技术 综合 设计 报告 数字
![提示](https://www.31ppt.com/images/bang_tan.gif)
链接地址:https://www.31ppt.com/p-3989186.html