毕业设计（论文）锁相频率合成器的设计.doc

《毕业设计（论文）锁相频率合成器的设计.doc》由会员分享，可在线阅读，更多相关《毕业设计（论文）锁相频率合成器的设计.doc（31页珍藏版）》请在三一办公上搜索。

1、目 录第1章 绪论21.1 锁相技术的发展概况21.2 频率综合技术及其发展21.3 锁相环路的工作特点41.4 设计任务与实现方案4第2章锁相频率合成器的设计62.1 锁相频率合成器62.1.1 锁相环路的基本组成62.1.2 使用前置分频器的锁相频率合成器的组成72.1.3 变模分频锁相频率合成器72.2基于MC145146的锁相频率合成器的设计92.2.1 频率合成芯片MC145146及其外接部分的设计102.2.2 环路滤波器的设计132.2.3 压控振荡器的设计142.2.4 前置预分频器的设计162.3 本设计中参数的确定162.4 本章小结18第3章 单片机控制部分193.1单片

2、机控制的原理193.2 单片机控制部分主要程序模块的处理流程图213.3 本章小结23结 论24参考文献25致 谢27附录A 全电路原理总图28 第1章 绪论1.1 锁相技术的发展概况锁相技术是实现相位自动控制的一门学科。锁相原理在数学方面，早在30年代无线电技术发展的初期就已经出现.1930年已经建立了同步控制理论的基础.1932年贝尔赛什(Bellescize)第一次公开发表了锁相环路的数学描述,用锁相环路提取相干载波来完成同步检波.到了40年代,电视接收机中的同步扫描电路中开始广泛的应用锁相技术,使电视图像的同步性能得到很大改善.进入50年代,随着空间技术的发展,由杰斐(Jaffe)和里

3、希廷(Rechtin)利用锁相环路作为导弹信标的跟踪滤波器获得成功,并首次发表了包含噪声效应的锁相环路线性理论分析的文章,同时解决了锁相环路最佳化设计问题.在60年代维特比(Viterbi)研究了无噪声锁相环路的非线性问题,并发表了”相干通信原理”一书.到了70年代林特塞(Lindscy)和查里斯(Charles)进行了由噪声的一阶,二阶及高阶锁相环路的非线性理论分析,并做了大量实验以充实理论分析.由于锁相环路具有许多优良特性,它可以用于频率合成与交换,自动频率调谐,模拟和数字信号的相干解调,AM波信号的同步检波,数字通信中的位同步提取,锁相稳频,锁相倍频和分频,锁相测速预测距,锁相FM(PM

4、)调制与解调等.目前,锁相换路的理论研究正在日臻完善,应用范围遍及整个电子技术领域.且商品化集成锁相环路日益增多,为锁相技术应用提供了广阔前景.1.2 频率综合技术及其发展频率综合技术是无线电电子学的重要组成部分，它在无线电技术的各个领域中都得到广泛地应用。例如在通信、雷达、导航、电子侦察、干扰和抗干扰、宇航、卫星通信、遥测遥控、广播、电视及现代测量仪器仪表中都有应用。随着各种新型频率综合和频率合成方案的不断涌现，频率合成理论研究的不断深入，至今，频率综合技术从理论到实践已达到比较成熟和比较完善的阶段。将一个(或多个)基准频率变换为另一个(或多个)所需频率的技术称为“频率合成技术”,一般基准频

5、率是非常精确的，频率综合的输出频率在一定范围内可选择，即频率综合是一种高质量的信号源，由一个基准频率产生许多频率输出的一种高质量信号发生器。频率综合技术已经发展了近五十年的时间，在这几十年的发展过程中，频率综合技术不断成熟，不断完善。现在频率合成方式主要有直接式(DFS)、间接式(锁相式)、数字式(DDS)和各种方式相结合的混合式。直接式方式是频率综合发展的起点，其主要原理就是通过对频率的加、减、乘、除产生新的频率。其特点就是频率切换速度快、相位噪声低、性能稳定可靠，但是这种合成方法在功耗、体积和杂散上存在相当大的局限。 间接式频率综合都采用锁相环方式实现。它最大的优点是由于低通滤波器的作用而

6、降低了杂散电平。与直接式合成器相比，它结构简单，体积小巧。但间接式频率综合与直接式相比转换时间较长，环路带宽处相位噪声较大，设计小好还会出现“鼓包”现象。目前，锁相环中的各个器件集成度越来越高，各种频段压控振荡已经有集成的模块，许多频段已经有单片压控振荡器，各种分频器、倍频器、鉴频/鉴相器都已经有集成块，许多公司都把各种控制电路、程序分频器、鉴频/鉴相器等集成到一个集成块上。典型的锁相集成块有：Qualcomm公司的Q32XX系列、Peregrine公司的PE32XX系列、Motorola公司的MC145XX系列、富士通公司的MB1XX系列等，它们都包括脉冲整形电路、鉴频/鉴相电路、可编程分频

7、电路、n/n+ 1双模分频电路、控制电路、锁定指示电路等，有些还包括晶振电路、压控振荡器电路等。DDS是70年代初期美国J.Tierney, C.M.Radar，和B.Gold等人首先完成的，他们完成了直接数字式频率综合的理论基础，到1992年Burr-brown研制出500MHz12bit DAC，使得DDS输出频率高达100MHz。后来一批学者在此基础上完成了DDS技术的研究。DDS有两个明显的优势，高分辨率(微赫量级)和快捷变(纳秒量级)，但是DDS也有其致命的弱点就是它的输出杂散较大，最高输出频率受到限制。尽管如此DDS技术的出现和进展对频率综合已经产生了巨大的影响。如采用DDS+PL

8、L技术使得快捷变、低杂散的频率综合的实现变得更加简捷。近几年来，由于各种电子系统对频率综合的输出频率带宽、频率分辨率、频率转换时间，以及频谱的纯净度的要求越来越高，无论单独采取那种频率综合技术都难以满足系统要求，这就要求采取几种合成方式相结合，充分发挥各自的优势。这就是混合式的频率合成方式。1.3 锁相环路的工作特点锁相环路处于正常工作状态时,有如下特点:1.可以实现理想的频率控制.由于锁相环路包含一个固定的积分环节,环路输出无剩余稳态频差存在.这段标点符号不对2.良好的窄带滤波跟踪特性.当压控振荡器输出频率锁定在输入频率上时,位于信号频率附近的干扰成分将以低频干扰的形式进入环路,而绝大部分的

9、干扰会受到环路滤波器的低通特性的抑制,就相当于一个窄带的高频带通滤波器.3.良好的调制跟踪特性.锁相环路中的压控振荡器输出频率可以跟踪输入信号的瞬时变化.表现了良好的调制跟踪特性.4.门限性能好.锁相环路不像一般的非线性器件那样,门限取决于输入信噪比,而是有环路信噪比决定,较高的环路信噪比可取的较低的门限性能.5.易于集成化.环路集成化与数字化为减小体积,降低成本,增加可靠性,多用途提供了条件.1.4 设计任务与实现方案要求以锁相环（PLL）为核心硬件，设计一个具有中心频率可调的宽带调频电路，提供硬件演示，提交设计报告和编程软件.与实际不符主要设计指标如下: 1.中心频率:88MHz108MH

10、z可调整,步进值100kHz;2.调频带宽：5075kHz;3.RF发射功率处于120Mw间即可，不做具体要求;4.具有调制音频入口;5.提供中心频率显示和键盘预置功能;为实现以上功能，准备了以下两个方案。由于间接式频率合成器一般采用锁相环，其结构简单，体积小巧，已被应用于大部分制造频率合成器的场合。本设计中的各项指标用此种方法都可以实现，故准备的两种方案采用了锁相环的结构。现分别说明如下：方案1：使用大规模集成电路MC145152频率合成器，前置分频部分采用MC12017，压控振荡器采用MC1648,对MC145152的置数可以简单的采用拨码开关实现。方案2：使用大规模集成电路MC14514

11、6的频率合成器，前置分频部分采用MC12017，压控振荡器采用MC1648,对MC145146的置数采用单片机控制实现，并以单片机驱动数码管来显示中心频率值。和MC145152相比，MC145146由于只有4位数据总线输入，所以其体积更加小巧，功能更加强大， 以单片机来实现频率的编辑也更加方便和直观。所以最后确定采用方案2来实现本设计。只要实现原理如下：构成锁相环频率合成器以产生所需载波频率信号.其主要器件有集成芯片MC145146,LM358,MC1648,MC12017,电阻和电容若干以及变容二极管1SV101,振荡线圈等.由变容二极管和电感线圈构成的LC振荡电路与MC1648产生所需载波

12、频率，并用MC12017前置分频。选择适当的晶体振荡器,通过MC145146进行分频,以产生所需要的步进值的频率; 此处通过单片机控制MC145146实现中心频率的控制和显示。设计要求无此相最后,使用一个正相比例加法电路实现调频信号的加入,即调制音频入口.实现的具体方案及各部分电路连接原理图详见第2章,第3章和第4章.全电路原理总图及PCB图见附录A，B，C。第2章锁相频率合成器的设计2.1 锁相频率合成器2.1.1 锁相环路的基本组成锁相环路是由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）组成的闭合环路，是一个相位误差控制系统。图2.1所示为锁相环路的相位模型图2.1鉴相器的数学

13、模型2-1由图2.1可直接得锁相环路的基本方程（21）式（21）为相位控制方程，它的物理意义是用公式编辑器重新输入（1）是鉴相器的输入信号与压控振荡器输出信号之间的瞬时相位差；（2）称控制相位差，它是通过鉴相器、环路滤波器逐级处理而得到的相位控制量；相位控制方程描述了环路相位的动态平衡关系，即在任何时刻，环路的瞬时相位差和控制相位差之代数和等于输入信号以相位为参考的瞬时相位。2.1.2 使用前置分频器的锁相频率合成器的组成基本锁相频率合成器中，VCO输出频率直接加到可编程分频器上。各种工艺的可编程分频器都有一定的上限频率，这就限制了这种合成器的最高工作频率。解决这个问题的方法之一是在可编程分频

14、器的前端加一个固定模数V的前置分频器，如图2.2所示。图2.2使用前置分频器的锁相频率合成器ECL或CaAs的固定模数分频器可工作在1GHz以上，这就大大提高了合成器的工作频率。采用前置分频器之后，合成器的输出频率为： （22）工作频率是提高了，但输出频率只能以增量变化。为了获得与未加前置分频器时同样的分辨力，参考频率必须降为，这就是使频率转换时间延长到原来的倍，是十分不利的。 2.1.3 变模分频锁相频率合成器 在不改变频率分辨力的同时提高合成器输出频率的有效方法之一就是采用变模分频器（出称吞脉冲技术）。变模分频器的工作速度虽不如固定模数的前置分频器那么快，但比可编成分频器要快得多。图2.3

15、为采用双模分频器的锁相频率合成器框图。图2.3双模分频锁相频率合成器双模分频器有两个分频模数，当模式控制为高电平时分频模数为，当模数控制为低电平时分频模式为V。变模分频器的输出同时驱动两个可编程分频器，它们分别预置在N1和N2，并进行减法计数。在除N1和除N2分频器未计数到零时，模式控制为高电平，双模分频器输出频率为。在输出个周期之后，除N2分频器到达零，将模式控制电平变为低电平，同时通过除N2分频器前面的与门使其停止计数。此时，除N1分频器还存在有N1N2。由于受模式控制低电平的控制，双模分频器的分频模数变为V，输出频率为。再经个周期，除N1计数器到达零，输出低电平，将两计数器重新赋以它们的

16、预置值N1和N2，同时对鉴相器输出比相脉冲，并将模式控制信号恢复到高电平。在这一完整的周期中，输入的周期为（23）若V=10，则 D=10 N1+ N2 （24）从上面的原理说明中可知，N1必须大于N2。例如N2从0到9变化，则N1至少为10。由此得到小分频比为Dmin=100；若N1从10变化到19，则可得到最大分频比为Dmin=199。其他的双模分频比，例如5/6、6/7、8/9以及100/101也是常用的。若用100/101的双模分频器，那么V=100D=100 N1N2 （25）若选择N1099、N1100199，则可得到D1000019999在这种采用变模分频器的方案中也要用可编程分

17、频器，这时双模分频器的工作频率为合成器的工作频率。而两个可编程分频器的工作频率已降为或。合成器的分辨力仍为参考频率，这就在保持分辨力的条件下提高了合成器的工作频率。频率转换时间也未影响。2.2基于MC145146的锁相频率合成器的设计锁相环路频率合成器的设计主要包括：确定所需环路的类型、选择适当的频率间隔、指出所希望的稳定度等。构成锁相频率合成器的主要器件有集成芯片MC145146、LM358、MC1648、MC12017、电阻、电容若干以及变容二极管、振荡线圈等。基于MC145146的锁相环频率合成器原理框图如图2.4所示。 步进值对吗？ 图2.4基于MC145146的锁相环频率合成器原理框

18、图2.2.1 频率合成芯片MC145146及其外接部分的设计MC145146是MOTOROLA公司生产的大规模集成电路，他可用4BIT输入编写程序，并配有选通和地址线，其内部组成框图如图2.5所示。 图2.5MC145146的内部结构框图该芯片内含参考频率振荡器、12比特可编程序参考分频器，数字相位检测器，10比特可编程序除以N的计数器，7比特除以A的计数器，必要的为接收4比特输入数据用的锁存电路。其中，10比特除N计数器、7比特除A计数器、模式控制逻辑和外接双模前置分频器组成脉冲程序分频器，吞脉冲程序分频器的总分频比为：D=VN+A 。MC145146芯片的DIP封装的管脚排列如图2.6所示

19、。共有20个管脚，各管脚功能如下：图2.6MC145146管脚分配图其中D0D3（引脚2，1，20，19）为数据输入端，当ST处于高态时，在这些输入端的信息将转移到内部寄存器。D3为最高位码。A0A1（引脚9，10，11）为地址输入端，其用于确定那个寄存器接收数据线上的信息。它们和D0D3以及寄存器的关系如 下： 引脚7,8（OSCin 、OSCout）为参考振荡端，当两引脚接上一个并联谐振晶体时，便组成一个参考频率振荡器。但在OSCin到地和OSCout到地之间一般应接上适当容量的电容（一般为15pF左右）。OSCin也可作为外部参考信号的输入端，如图2.7所示。表21数据输入与地址输入的关

20、系A2A1A0寄存器功能D0D1D2D3000Latch0A Bits0123001Latch1A Bits456010Latch2N Bits0123011Latch3N Bits4567100Latch4N Bits89101Latch5R Bits0123110Latch6R Bits4567111Latch7R Bits891011图2.7晶体振荡器的外接图引脚3（fin）为输入信号端，将输入信号交流耦合到本引脚，对于振幅较大的信号（根据标准的CMOS逻辑电平）直流耦合也适用。 引脚16，17（、）为鉴相器双输出端，用于输出环路误差信号。如果或的相位超前，则变为低电平而仍为高；如果或者

21、的相位滞后，则跳为低电平而保持为高；如果并与同相，则和保持高电平，仅在一个很短的时间内二者同时为低电平。引脚14（MC）为模式控制端，输出的模式控制信号加到双模分频器即可实现模式变换。在一个计数周期开始时，“MC”处于低电平，一直到A下行计满它的编程值为止，然后，“MC”跳为高电平，并一直维持到除N计数器下行计满编程的剩余值（NA）。N计数器计满量后，“MC”复位为低，两个计数器重新预置到各自的编程值上，再重复上述过程。引脚13（LD）为锁定检测端，用于锁定输出信号。当环路锁定时（即与同频同相），该信号为高电平；当环路失锁时，LD为低电平。2.2.2 环路滤波器的设计环路滤波器的作用在于滤除鉴

22、相输出的高频分量和其他的杂散干扰，该电路设计的合理与否将直接影响频率合成的性能指标。目前，宜于集成的鉴相器主要有两种类型：一种是模拟乘法器，另一种是数字比相器。MC145146中的鉴相器采用后者。但是，由于数字比相器输出的相位误差信号是数字逻辑信号，无法经低通滤波器控制压控振荡器。因此，必须在鉴相器与低通滤波之间加一个电荷泵。电荷泵的作用是将数字逻辑信号变换成模拟量。然后再用该模拟量控制作为低通滤波器的放大电路对积分电路进行充放电，最终在压控振荡器之前形成控制电压。用运算放大器组成的低通滤波器已具备电荷泵的功能，如图2.8所示。 图2.8低通滤波器设计图低通滤波器中的运算放大器采用LM358芯

23、片，其管脚分配如图2.9所示，其中有两片运算放大器，正好还为合号器部分预留一片运放。其工作电压在332V之间可调。图2.9LM358管脚分配图2.2.3 压控振荡器的设计经低通滤波器输出的控制信号直接送入压控振荡器。集成的压控振荡器电路形式很多，常用的有积分施密特电路型、射极耦合多谐振荡器、变容二极管调谐LC振荡器和数字门电路型等几种。输出波形一般是矩形波，但在某些集成压控振荡器中也可同时输出三角波、正弦波或锯齿波。本电路为今后功能扩展的需要，采用了能输出正弦波的变容管调谐。MOTOROLA公司生产的MC1648符合设计的要求。其14脚DIP封装的管脚分配图如图2.10所示。图2.10MC16

24、48的管脚分配图其工作电压为5V，由于电路采用ECL工艺，所以最高输出频率可达225MHz。为了获得更好的控制特性，压控振荡器外部元件接法采用如图2.11所示方案。图2.11变容二极管的外接方法两个变容二极管两两对接，可以获得双两变容管串接更好的频率稳定度。这是由于变这线性特性相相互抵消的结果。2.2.4 前置分频器的设计从压控振荡器出来的信号由于频率很高不能与频率合成器直接相连，必首选经过前置分频器降低频率。本设计前置分频器采用MOTOROLA公司生产的双模分频器MC12017，其引脚分配如图2.12所示：图2.12MC12017的管脚分配图当模式控制输入端为高电平时，分频比为64；当模式控

25、制输入端为低电平时，分频比为65；7脚加5.010%V或8脚接5.59.5V电压时可正常工作，最高工作频率为225MHz。前置分频器的输出信号频率已经在频率合成器的允许范围内，双模前置分频器与频率合成器片内可编程计数器配合使用，实现双模分频的过程。其分频原理在前面已经叙述，在此不在重复。2.3 本设计中参数的确定（1） 确定参考频率MC145146中的参考频率分频器为12位计数器。根据设计要求可调步进值为100kHz，外部使用已提供的10.24MHz的晶振。则分频比为10.24M100k=102.4。由于小数部分无法置入，造成置数误差。同样f0/fr若除不尽也会在N,A置数时产生误差。若选择分

26、频比为512，这样步进值为20kHz,在N,A置数时均5则可实现100kHz步进且理论上无误差。故=0.02MHz。（2） 确定总分频比范围根据调频的范围88108MHz，由式， 按设计要求重新计算 得 由此可确定程序分频器的分频比为：Nmin =88/0.02=4400Nmax =108/0.02=5400取均方值（3） 确定锁相环路参数和n锁定环路阻尼系数较大时，环路低通特性变差，对滤除fr不利，直接影响环路等效噪声带宽。太小，瞬时特性有较大过冲，捕捉时间过长，兼顾这两个因素通常取=0.707环路自然角频率n对环路捕捉时间和等效噪声带宽都有很大的影响。为增强对R的滤除能力，应使nR ，在这

27、里MC145146的用户手册中已提供推荐的n公式：（4） 选择压控振荡器采用MC1648外接变容二极管和电感组成的LC振荡电路的方式，由环路滤波器输出端也就是将来调制信号输入电压控制电路的振荡频率。经初步测试，控制电压在0.3V4.4V间变化时，其振荡频率范围为56.5MHz110MHz,具体数据见表2-2。压控特性曲线见图2.13。表2.2振荡实验数据表电压(V)0.8511.21.41.61.92.22.633.544.5频率(MHz)596063707580859095100105110 图2.13压控特性曲线故压控灵敏度：选用变容二极管，从手册可知，由MC1648输入电容6PF,寄生电

28、容2PF.故CS=8PF.根据1SV101指标可知：当V-R=3V时，=1214PF. 当V-R=9V时，=2832PF.由，可得L=0.1H时，fmax110MHz，fmin80MHz。基本满足设计要求，细微调整在实验中进行。（6）片内鉴相灵敏度 （7）确定环路滤波器参数由和C1=0.047可知： 取标称值1.6由 可得由于MC145146的用户手册中典型设计=1，当=1时=3.4故在此取中间标称值2.7。可以删处2.5 本章小结 本章主要基于本次毕业设计的题目讨论了基于MC145146的频率合成器的设计，根据锁相环的组成分别讨论了压控振荡器，前置分频器，低通滤波器的选件和周边电路的设计，并

29、且介绍了主要器件的功能和用法。第3章 单片机控制部分3.1单片机控制的原理 由于频率合成器件选用的MC145146是一块用4Bits数据总线输入方式置定的频率合成电路,所以必须严格按照表21数据输入与地址输入的关系来置数。如果采用拨码开关置数，由于芯片只有四位数据总线，有不同的地址来控制当前的置数位数，所以必须经过比较麻烦的运算转换才能得到想要得置数值，而且ST端也需要有一个脉冲来把数从锁存器中置入芯片，手动拨码容易造成抖动等因素而造成置数错误。故采用单片机来控制芯片的频率编辑部分。由单片机计算出需要置的数据和地址值，并输出到输出口。用七位总线分别和MC145146的4位数据、3位地址总线相连

30、接，一位总线和ST端相连并在置数时给一个脉冲。这样就可以完成一次置数，即一次频率的编辑。而还可以用数码管来显示当前输入的中心频率值。这样更加直观和方便,操作者不需了解数据输入与地址输入的关系即可方便，快速，准确地将所需频率值置入。 在这里我选用的是AT89C51单片机，AT89C51是一种低功耗，高性能的片内含有4KB快闪可编程/擦除只读存储器的8位COMS微控制器，使用高密度，非易失存储技术制造，并且与80C51引脚和指令系统完全兼容。芯片上的FPEROM允许在线编程或采用通用的非易失存储编程器对存储器重复编程。AT89C51（以下简称89C51）将具有多种功能的8位CPU与FPEROM结合

31、在一个芯片上，为很多嵌入式控制应用提供了非常灵活而又便宜的方案，其性能价格比远高于8751。由于片内带EPROM的87C51价格偏高，而片内带FPEROM的89C51价格低且与INTEL80C51兼容，这就显示出了89C51的优越性。 AT89C2051是一种带2K字节闪烁可编程可擦除只读存储器的单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，AT89C2051是它的一种精简版本。AT89C单

32、片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。本实验中控制显示部分使用了已做好的一块单片机通用实验系统板，板上有6位数码管LED0LED5和6位按键开关PB0PB5。可以用于中心频率的显示以及频率的编辑。各位的功能分配如表5-1所示。键盘和显示接口？单片机引脚图？表4-1数码管和按键功能分配表数码管显示内容按键功能LED0FPB0编辑/取消LED1百兆位PB1百兆位编辑LED2十兆位PB2十兆位编辑LED3兆位PB3兆位编辑LED40.1兆位PB40.1兆位编辑LED5PB5确定3.2 单片机控制部分主要程序模块的处理流程图1 主函数流程main( )系统复位初始化定时器1ms中断一

33、次初始化MC145146等待一个按键是K1按下调用频率编辑函数2.定时器中断处理函数流程图定时器中断重置计数值系统时间加1毫秒调用一次显示驱动函数调用一次键盘驱动函数中断返回3.频率编辑函数流程图保存原来的频率值NY返回返回恢复显示原来的频率值成功？转/取消编辑 百兆位加一 十兆位加一 兆位加一 0.1兆位加一 调频率设置函数等待一个按键判断哪个按键按下 K1K2K3K4K6K54初始化MC145146流程图数码管显示初始频率100MHz设置MC145146参考频率为20kHz设置MC145146的分频比N,A返回5.设置分频比N,A的流程图根据数码管显示的数值计算频率值Y超出范围N返回0计算

34、N,A将N,A写入MC145146返回16.单片机和MC145146的连接图D0D1D2D3A0A1A2STP0.2P0.1P0.0P0.4P0.5P0.6P1.5P0.3P0.2P0.1P0.0P0.4P0.5P0.6P1.5MC145146AT89C513.3 本章小结 本章主要阐述了系统的控制及显示部分的设计，给出了设计流程及各部分的功能实现流程图，并画出了控制电路与主系统的连接图。结 论 本设计在实现频率合成过程中,采用了锁相式频率合成器,它是目前应用最广泛的一种频率合成技术.只要让环路有适当宽度的低频通带，压控振荡器输出信号的频率与相位就能跟踪输入调频或调相信号的频率与相位的变化。它

35、具有的窄带滤波特性能很好的选择所需频率,同时能够把LC压控振荡器较高的短期频率稳定度和晶体振荡器较高的长期频率稳定度结合起来,使输出的调制信号频率稳定性在一个理想的范围内.同时锁相环路用在调频电路中,其中的压控振荡器输出频率可以跟踪输入信号的瞬时变化,具有良好的调制跟踪性能，环路可以在保持窄带特性的情况下跟作输入载波频率的漂移。最后,采用锁相环制作的调频电路体积小非常方便集成。软件方面用一块单片机实验系统板来实现频率的编辑和中心频率的显示，比起原来的拨码开关设计更加方便直观，置数更加快速，准确。但是由于本人水平有限，又是第一次比较系统的设计整个电路，难免会出错。在实验中我也遇到了不少的问题，有

36、一些问题通过我的努力解决了，而另外一些问题始终没有处理好，比如输出波形的纯度方面等等。这应该是没有用印刷电路板来制作的原因，这不能不说是一个遗憾。希望以后有机会我还能完善本设计。这次毕业设计大大的提高了我的动脑能力，也加深了我对高频通信方面的知识的巩固和提高。我强烈的感觉到自己所需要学的知识太多太多，这就要求我在以后的学习生活中继续努力。 参考文献1阳昌汉高频电子线路M哈尔滨：哈尔滨工程大学出版社，2001：175-2312谢红模拟电子技术基础M哈尔滨：哈尔滨工程大学出版社，2001：132-1563杨翠娥高频电子线路实验与课程设计M哈尔滨：哈尔滨工程大学出版社，2001：79-864张厥胜，

37、郑继禹，万心平锁相原理M西安：西安电子科技大学出版社，2002：1-2315Roland E.Best锁相环设计、仿真与应用M北京：清华大学出版社，2003：36-3416张冠百锁相与频率合成技术M北京：电子工业出版社，1995：34-757潘永雄，沙河，刘向阳电子线路CAD实用教程M西安：西安电子科技大学出版社，2002：1-1798李万臣，谢红模拟电子技术基础实验与课程设计M哈尔滨：哈尔滨工程大学出版社，2002：67-989田孝文锁相环原理、应用、与计算机辅助分析M成都：成都电讯工程学院出版社，1986：34-12810张有正，陈尚勤，周正中频率合成技术M北京：人民邮电出版社，1984：

38、56-9811刘顺英等锁相环原理、设计及其应用M北京：人民邮电出版社，1983：128-15612连汉雄微波锁相振荡源M北京：人民邮电出版社，1982：45-8913沈德金单片机接口技术与实验指导M北京：北京航空航天大学出版社，1993：31-9814Motorola, IncMC145146 DatasheetMU.S.A：Motorola, Inc，1999：1-715Motorola, IncMC1648 DatasheetMU.S.A：Motorola, Inc，1999：1-616Motorola, IncMC12017 DatasheetMU.S.A：Motorola, Inc，1

39、999：1-317张树京通信系统原理M北京：中国铁道出版社，1999：121-156 18何立民等单片机初级教程M北京：北京航空航天大学出版社，2003：1-221致 谢本论文能够顺利完成首先要感谢我的导师陈晓维老师，正是陈晓维老师的悉心指导让我对高频通信方面的理论和实践知识有了更进一步的了解。每当我在设计中遇到困难和疑问时，陈晓维老师都耐心地对我启发和指导，帮助我找出问题的答案和进一步实验的方向和思路。陈晓维老师对待问题严谨科学的态度正是我最缺乏的，通过和陈晓维老师的讨论使我受益匪浅。再次对陈晓维老师表示衷心的感谢!同时,我还要感谢帮助过我的所有老师和同学，本设计的顺利完成与你们的关心和帮助是分不开的. 在此向你们致以深切的谢意！感谢所有审阅该论文的老师们!感谢你们的辛苦工作！最后,感谢我的家人和朋友给我的支持和关心! 尤其是我的父母，在多年的求学生涯中默默的支持着我，给我以鼓励和支持。谢谢你们！ 附录A 全电路原理总图 键盘和显示部分在图中有吗？