毕业设计(论文)无限抢答器主机的设计.doc
《毕业设计(论文)无限抢答器主机的设计.doc》由会员分享,可在线阅读,更多相关《毕业设计(论文)无限抢答器主机的设计.doc(38页珍藏版)》请在三一办公上搜索。
1、摘 要抢答器常用于辩论、知识竞赛等含有抢答环节的活动中,能够准确、公正、直观地判断出第一抢答者。本系统采用单片机为主控芯片,能实时控制、显示现场抢答情况。本次设计的无线抢答器主机,采用单片机 STC89C52 作为主控器,来设计无线收发的抢答器电路。该抢答器除具有基本的抢答功能外,还具有计时和报警功能。主持人通过时间预设开关计算抢答时间。系统将完成自动倒计时。若在规定的时间内有人抢答,则计时将自动停止;若在规定的时间内无人抢答,则系统中的蜂鸣器将发响,提示主持人本轮抢答无效,实现报警功能。关键词:智能抢答器、无线编解码、报警、单片机。AbstractResponder is commonly
2、used in the debate, knowledge competitions and other activities with the answer in part, to accurate, impartial, intuitive judgment First Responder. This system adopts MCU for master chip, that could realize the real-time control, show the answer situation on the scene. The design of the wireless re
3、sponder host, using SCM STC89S52as main controller, to design the wireless transceiver of the responder circuit. The responder addition to a basic function, also has the timing and alarm functions. Host through the default time calculation answer time switch. The system will complete the automatic c
4、ountdown. If within the stipulated time to have answer, then the time will automatically stop; if nobody answer the question on time, the alarm will sound, suggesting that host round responder invalid, achieve the function of alarm.Key word: Intelligent responder, a wireless coding and decoding, ala
5、rm, single chip microcomputer.目 录第1章 概述11.1 无线抢答系统背景与意义11.2 课题的提出21.3 设计目的21.4 设计的内容21.5 工作原理3第2章 核心控制电路的设计42.1 控制电路的实现42.2 无线传输模块92.3 选手电路102.4 主持人电路12第3章 无线抢答器系统硬件的设计133.1 复位电路的设计133.2 显示模块143.3 供电模块163.4 系统PCB设计17第4章 无线抢答器系统软件的设计204.1 系统软件开发平台204.2 系统时钟初始化204.3 系统数据传输协议214.4 定时器程序设计234.5 按键中断程序设计
6、244.6 电路功能及控制流程25结论27参考文献28致 谢29附图数字抢答器原理图30附图 程序31第1章 概述1.1 无线抢答系统背景与意义进入二十一世纪,无线数据通讯技术在我国蓬勃发展,也得到了信息产业部以及各行各业的高度重视,因为任何有线数据传输网络只能是网状覆盖,而无线数据传输网可达到真正的面覆盖。目前主要的短距离无线数据传输技术主要有蓝牙、Zigbee、IEEE802.11x、微功率短距离无线通讯技术,与已具备相当规模的无线长距离通讯网络(比如蜂窝移动通讯网、卫星数据通讯)相比,短距离无线通讯系统在基本结构、服务范围、应用层次以及通讯业务(数据、话音)上均有很大不同。下面分别介绍这
7、几种无线传输技术。蓝牙技术(Bluetooth)主要面对网络中的各种数据和语言设备,通过无线方式将它们连接起来,从而方便快速的实现数据传输,它使2.4GHZ的ISM频段,最大传输率1Mbit/s ;IEEE802.11x的技术标准是无线局域网的国际标准,也是用2.4GHZ的ISM频段,协议主要在OSI的物理层和数据链路层,虽然传输速度快,但此类设备比较昂贵,技术复杂;Zigbee是一种新型的短距离、低速度、低功耗无线网络技术,是一种介于无线标记技术和蓝牙之间的技术,基于IEEE无线个人区域网标准,数据传输速率通常为10kb/s到250kb/s,有效覆盖范围10到75米,由于其协议简单、成本低、
8、网络容量大等优点,使其在无线传感网络中得到广泛的应用。在未来,短距离无线数据传输将向着更高传输速率、更高传输精确度的方向发展,而且传输设备的成本也会进一步降低,传输协议也会进一步简单,从而是短距离无线通讯走入我们的生活,给我们带来更多方便1。抢答器又称第一信号鉴别器,应用于各种知识竞赛、文娱活动等场合。普通抢答器存在以下缺陷: (1) 在一次抢答过程中,当出现超前违规抢答时,只能处理违规抢答信号,而对没有违规的有效抢答信号不能进行处理。因而,使该次抢答过程变为无效。 (2)当有多个违规抢答时,普通抢答器只能“抓住”其中一个,出现“漏洞”。(3) 当同时出现多个有效抢答信号时,普通抢答器或采用优
9、先编码电路选择其中一个;或利用抢答电路电子元件的“竞争”选择其中一个。对于后者,由于抢答电路制作完毕后电子元件被固定,各路抢答信号的“竞争”能力也被固定,因而本质上也具有优先权。普通抢答器因而存在不公平性。而随着技术的进步,单片机与串口通信的结合更多地应用到各个电子系统中已成一种趋势。本设计就是基于单片机设计抢答系统,通过串口通信动态传输数据,使抢答系统有了更多更完善的功能。单片机系统的硬件结构给予了抢答系统“身躯”,而单片机的应用程序赋予了其新的“生命”,使其在传统的抢答器面前具有电路简单、成本低、运行可靠等特色。本文介绍的四路数显抢答器具有电路简单、成本较低、操作方便、灵敏可靠等优点,经使
10、用效果良好,具有较高的推广价值。可用于4组或4组以下的智力竞赛中。比赛前,将参赛组从0至3编号,每组发给对应的的一个抢答按钮。主持人按一下总控制启动键后,抢答开始。此后,哪一组最先按下抢答按钮,数码显示器就立即显示该组的组号并锁定,同时蜂鸣器发出声响。以后,按下任何一路抢答按钮均不起反应。只有主持人再次按动启动键后,才能进行下一次抢答该电路。1.2 课题的提出学校在开展文娱活动时一般都会有抢答一项,需要用到抢答器。而市场上,一般的抢答器都需要几百块,价钱比较贵。本人设计的抢答器,电路简单,成本较低,操作方便,灵敏可靠。而且一般学校都有计算机,利用计算机就可以很方便地构成一台功能强大而价格十分低
11、廉的抢答器。1.3 设计目的在电视和学校中我们会经常看到一些智力抢答的节目,如果要是让抢答者用举手等方法,主持人很容易误判,会造成抢答的不公平,比赛中为了准确、公正、直观地判断出第一抢答者,所设计的抢答器通常由数码显示、灯光、音响等多种手段指示出第一抢答者。为了使这种不公平不发生,只有靠电子产品的高准确性来保障抢答的公平性。1.4 设计的内容设计一种用51系列单片机为核心的无线四路抢答器,该抢答器除具有基本的抢答功能外,还具有计时和报警功能。基本要求:1、系统容量不少于4路;2、以声响的方式提示抢答结果;3、抢答倒计时可在0-99秒内根据需要任意调整;4、信息交换采用无线通信。1.5 工作原理
12、如图2-1所示为总体方框图。其工作原理为:接通电源后,主持人将开关拨到清零状态,抢答器处于禁止状态,定时器显示设定时间;主持人将开关置;开始状态,宣布开始抢答器工作。定时器倒计时,扬声器给出声响提示。选手在定时时间内抢答时,单片机完成:优先判断、编号锁存、编号显示、扬声器提示。当一轮抢答之后,定时器停止、禁止二次抢答、显示器显示按下的时间。如果再次抢答必须由主持人再次操作清除和开始状态开关。选 手 电 路89C52控制输入 数码显示电路 蜂鸣器电路 信号采集主持人电路图2-1 总体方框图第2章 核心控制电路的设计2.1 控制电路的实现为了满足系统功能和系统的灵活性,本系统各部分均采用STC89
13、52单片机作为核心器件。为了使电路结构简单,性能可靠,无线部分均采用性能良好的收发模块(315MHZ高频接收发送模块FST-3和CZS-3),电路图如附图I所示。2.1.1STC89S52单片机芯片介绍STC89S52 是美国ATMEL公司生产的低电压,高性能CMOS8位单片机,片内含8k bytes的可反复擦写的Flash只读程序存储器和256 bytes的随机存取数据存储器(RAM),器件采用ATMEL公司的高密度、非易失性存储技术生产,与标准MCS-51 指令系统及8052产品引脚兼容,片内置通用8 位中央处理器(CPU)和Flash存储单元,功能强大STC89S52 单片机适合于许多较
14、为复杂控制应用场合2。STC89S52芯片引脚结构如图2-1所示: 图2-1 STC89S52引脚图1STC89S52管脚说明:VCC : 电源GND : 地P0 口:P0口是一个8位漏极开路的双向I/O口。作为输出口,每位能驱动8个TTL逻辑电平。对P0端口写“1”时,引脚用作高阻抗输入。当访问外部程序和数据存储器时,P0口也被作为低8位地址/数据复用。在这种模式下,P0具有内部上拉电阻。在flash编程时,P0口也用来接收指令字节;在程序校验时,输出指令字节。程序校验时,需要外部上拉电阻。P1 口:P1 口是一个具有内部上拉电阻的8 位双向I/O 口,P1 输出缓冲器能驱动4个TTL 逻辑
15、电平。对P1 端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流。此外,P1.0和P1.2分别作定时器/计数器2的外部计数输入(P1.0/T2)和定时器/计数器2的触发输入(P1.1/T2EX),具体如表3-1所示。在flash编程和校验时,P1口接收低8位地址字节。P2 口:P2 口是一个具有内部上拉电阻的8 位双向I/O 口,P2 输出缓冲器能驱动4个TTL 逻辑电平。对P2 端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流。在访问外部程
16、序存储器或用16位地址读取外部数据存储器(例如执行MOVXDPTR,A)时,P2 口送出高八位地址。在这种应用中,P2 口使用很强的内部上拉发送1。在使用8位地址(如MOVX Ri,A)访问外部数据存储器时,P2口输出P2锁存器的内容。在flash编程和校验时,P2口也接收高8位地址字节和一些控制信号2。表2-1 P1口引脚及功能表引脚号第二功能P1.0P1.1P1.5P1.6P1.7T2(定时器/计数器T2的外部计数输入),时钟输出T2EX(定时器/计数器T2的捕捉/重载触发信号和方向控制)MOSI(在系统编程用)MIOS(在系统编程用) SCK(在系统编程用)P3 口:P3 口是一个具有内
17、部上拉电阻的8 位双向I/O 口,P2 输出缓冲器能驱动4个TTL 逻辑电平。对P3 端口写“1”时,内部上拉电阻把端口拉高,此时可以作为输入口使用。作为输入使用时,被外部拉低的引脚由于内部电阻的原因,将输出电流。P3口亦作为STC89S52特殊功能(第二功能)使用,如表3-2所示。在flash编程和校验时,P3口也接收一些控制信号3。表2-2 P3口引脚及功能表引脚号第二功能P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7RXD(串行输入)TXD(串行输出)/INT0(外部中断0)/INT0(外部中断1)T0(定时器0外部输入)T1(外部1外部输入)/WR(外部数据存储器写选
18、通)/RD(外部数据存储器读选通)RST: 复位输入。晶振工作时,RST脚持续2个机器周期高电平将使单片机复位。看门狗计时完成后,RST 脚输出96个晶振周期的高电平。特殊寄存器AUXR(地址8EH)上的DISRTO位可以使此功能无效。DISRTO默认状态下,复位高电平有效。ALE/PROG:地址锁存控制信号(ALE)是访问外部程序存储器时,锁存低8位地址的输出脉冲。在flash编程时,此引脚(PROG)也用作编程输入脉冲。在一般情况下,ALE 以晶振六分之一的固定频率输出脉冲,可用来作为外部定时器或时钟使用。然而,特别强调,在每次访问外部数据存储器时,ALE脉冲将会跳过。如果需要,通过将地址
19、为8EH的SFR的第0位置 “1”,ALE操作将无效。这一位置 “1”,ALE 仅在执行MOVX 或MOVC指令时有效。否则,ALE 将被微弱拉高。这个ALE 使能标志位(地址为8EH的SFR的第0位)的设置对微控制器处于外部执行模式下无效。/PSEN: 外部程序存储器选通信号(/PSEN)是外部程序存储器选通信号。当STC89S52从外部程序存储器执行外部代码时,/PSEN在每个机器周期被激活两次,而在访问外部数据存储器时,/PSEN将不被激活。/EA/VPP: 访问外部程序存储器控制信号。为使能从0000H 到FFFFH的外部程序存储器读取指令,/EA必须接GND。为了执行内部程序指令,/
20、EA应该接VCC。在flash编程期间,/EA也接收12伏VPP电压。XTAL1: 振荡器反相放大器和内部时钟发生电路的输入端。XTAL2: 振荡器反相放大器的输出端。2时序:(1)时钟电路 STC89S52片内设有一个由反向放大器所构成的振荡电路,XTALI和XTAL2分别为振荡电路的输入端和输出端。时钟可以由内部方式产生或外部方式产生。采用内部方式时,在C1和C2引脚上接石英晶体和微调电容可以构成振荡器,振荡频率的选择范围为1.212MHZ在使用外部时钟时,XTAL2用来输入外部时钟信号,而XTALI接地。(2)时序 STC89S52单片机的一个执器周期由6个状态(s1s6)组成,每个状态
21、又持续2个接荡周期,分为P1和P2两个节拍。这样,一个机器周期由12个振荡周期组成。若采用,12MHz的晶体振荡器,则每个机器周期为1us,每个状态周期为16us;在一数情况下,算术和逻辑操作发生在N期间,而内部寄存器到寄存器的传输发生在P2期间。对于单周期指令,当指令操作码读人指令寄存器时,使从S1P2开始执行指令。如果是双字节指令,则在同一机器周期的s4读人第二字节。若为单字节指令,则在52期间仍进行读,但所读入的字节操作码被忽略,且程序计数据也不加1。在加结束时完成指令操作。多数STC89S52指令周期为12个机器周期,只有乘法和除法指令需要两个以上机器周期的指令,它们需4个机器周期。
22、对于双字节单机器指令,通常是在一个机器周期内从程序存储器中读人两个字节,但Movx指令例外,Movx指令是访问外部数据存储器的单字节双机器周期指令,在执行Movx指令期间,外部数据存储器被访问且被选通时跳过两次取指操作。下面是STC89S52单片机的振荡电路图2-2所示:图2-2振荡电路3功能特性概述:STC89S52 提供以下标准功能:4k字节Flash 闪速存储器(FPEROMFalsh Programmable and Erasable Read Only Memory),256字节内部RAM,32个I/O 口线,3个16 位定时/计数器,一个6向量两级中断结构,一个全双工串行通信口,片
23、内振荡器及时钟电路。同时,STC89S52可降至0Hz的静态逻辑操作,并支持两种软件可选的节电工作模式。空闲方式停止CPU 的工作,但允许RAM,定时/计数器,串通信口及中断系统继续工作。掉电方式保存RAM 中的内容,但振荡器停止工作并禁止其它所有部件工作直到下一个硬件复位。高性能CMOS8位微处理器,俗称单片机。该器件采用ATMEL高密度非易失存储器制造技术制造,和工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中,ATMEL的STC89S52是一种高效微控制器,为很多嵌入式控制系统提供了一种灵活性高且价廉的方案4。2.1.2核心PT2262/P
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 毕业设计 论文 无限 抢答 主机 设计

链接地址:https://www.31ppt.com/p-3982984.html