毕业设计(论文)基于单片机的数字频率计设计.doc
《毕业设计(论文)基于单片机的数字频率计设计.doc》由会员分享,可在线阅读,更多相关《毕业设计(论文)基于单片机的数字频率计设计.doc(33页珍藏版)》请在三一办公上搜索。
1、目 录摘 要1前 言21数字频率计的概述31.1频率计定义及组成31.2问题及处理方法41.3测量方法的分析42总体设计方案及原理82.1设计方案及原理82.2基本电路设计93硬件设计133.1电源电路133.2信号调理电路133.3信号调理芯片163.4单片机183.5数据显示部分214 系统软件设计234.1系统软件框264.2子程序流程图27结 论29致 谢30参考文献31附 图32摘 要本设计是以MCS-51为核心的单片机设计,在单片机设计中应用单片机的数字运算和控制功能实现了量程的自动切换,满足了其设计任务书的基本要求和发挥部分的要求。数字频率计在电子、通讯等领域中的实验、研究开发、
2、生产用途非常的广泛,它可以由逻辑电 组成,也可以用单片机控制。由逻辑电路组成的频率计,结构复杂,组装、调试比较麻烦;由单片机控制的频率计,数据采集、计算、译码及量程的自动转换,都可以由CPU来完成,简化了电路,提高了系统的可靠性。关键字:单片机 电子测量 数字化测量方法前 言随着社会的发展,频率计的使用范围也越来越广,所以更需要可对频率计进行改进,应该从设计、设备、人员、技术等多方面深入研究和探讨。本设计是以MCS-51为核心的单片机设计,在单片机设计中应用单片机的数字运算和控制功能实现了量程的自动切换,满足了其设计任务书的基本要求和发挥部分的要求。所以我们应理解并确认数字频率计应该具备全部测
3、量功能,以及对测量精度的要求,即:1.测量功能:测频、测周期、测脉冲宽度以及脉冲占空比。2.测频、测周期、测脉冲宽度的误差:0.1%;测占空比的误差:1%。 其次还要抓住设计中应当关心的几项主要技术指标,即:a.被测信号的频率范围:1HZ1MHZ(基本要求);0.1HZ10MHZ(发挥要求)。b.被测脉冲信号的宽度:100us。c.最大闸门的时间:10us;显示刷新时间在110s之间连续可调。1数字频率计的概述1.1频率计定义及组成频率计为单位时间内输入信号周期性变化的次数。数字频率计就是在一秒标准时间内测出信号周期性变化次数,然后以数字的形式显示出来。利用定时器/计数器测量脉冲频率F和周期T
4、的原理电路如图1所示。它由放大整形电路、晶体振荡器、分频器、主闸门计数器、显示器以及控制与处理部分组成。晶振产生一固定频率的正弦波,经过整形变成标准时钟信号,再经过分频器生成不同频率的标准时基脉冲信号,构成时标发生器。在测量频率时,S1打向a,S2打向b,将分频后的时标信号作为闸门启闭的控制信号。闸门实际上是一个二输入与门电路:当控制信号为低电平时,与门被封锁,输出恒为低电平,被测信号不能通过;当控制信号为高电平的时候,与门打开放行被测信号。设作为闸门控制信号的时标信号的定时时间为,在时间内对被测信号脉冲的计数值为M,则F=M/就是被测量信号的频率。在测量周期时,S1打向b,S2打向c,被测信
5、号Tx经分频器分频后,作为时标信号控制闸门的启闭,在闸门启闭期间对时标发生器产生的标准脉冲信号进行计数。若标准脉冲信号的频率为(对应周期为1/),在被测信号的一个周期内所计得的标准脉冲数为M,则Tx=M/(=M)就是被测信号的周期。其系统硬件框图如图1.1所示图1.1 系统硬件框图1.2问题及处理方法测量频率是在某单位时间内对被测信号的脉冲进行计数,测量周期是在被测信号周期内对某一标准脉冲信号进行计数,两者都要解决闸门启闭的定时控制和对脉冲的计数两个问题。在闸门启闭的定时时间一定的条件下,为了减小相对量化误差,被测信号频率比较高的时候,宜测其频率;被测信号频率较低时,宜测其周期。在MCS-51
6、单片机中,测量频率是在单位时间内对外部输入的脉冲信号进行计数,测量周期则是在外部输入信号的一个周期内对自身的时钟信号进行计数。利用MCS-51单片机测量频率和周期时,原理性量化误差同样是无法改变的。对于闸门启闭的定时控制和脉冲计数,则既可以用硬件方法,也可以用软件方法,或兼用二者来解决。1.3测量方法的分析1.3.1直接测量法众所周知,依据基本原理所实现的频率、周期以及脉冲宽度的数字化测量是一种直接测量法,由于该方法比较简单,若能够满足本题任务的要求则应作为首选方案。考察中应分析该方法的测量精度是否能够满足任务书的要求,是否便于扩充以满足发挥部分提出的各项附加要求。由于目前还处于顶层阶段,所以
7、对测量精度的分析只需要做一个概率的估计,即仅考虑1量化误差的影响,而将系统频率基准或时间基准的误差暂时忽略不计,输入通道的触发误差也暂时忽略不计。 通过对测频、测周期以及测脉冲宽度的数字化测量方法的基本原理及其测量误差的回顾,得知在被测信号的整个频率范围内,无论采用直接测频或者测周期的方法均不能全面满足测试误差0.1%的要求。具体说,对测频在低频端1HZ,即使闸门时间取最大值10s,也只能计得10个数,但由于1量化误差的存在,使这时的相对测试误差大到10%。类似地,对于测周期在高频端1MHZ,即使时标频率采用10MHZ,当被测信号为1MHZ时也只能计得十个数;而被测信号为10MHZ时则只能计得
8、一个数。这时由于1量化误差而导致的相对测试误差分别大到10%和100%!由上述分析可知,为了满足测试精度的要求,不能简单地采用频率与周期的直接测量法,需要寻求别的测量方法。1.3.2直接与间接测量相结合的方法该方法的出发点是避开1量化误差影响较大的频段,是依据在不利条件下寻找有利因素的思路而产生的。由于1量化误差对直接测频、测周期法所引入的相对测试误差的大小是随被测信号频率而变化,且变化关系正好相反,因此可找到一个中介频率fm=(k/TSTO)1/2(1/TSTO)1/2 k=1时,式中TS为测频时闸门时间;TO为测周期所用的时标的周期;k为多周期测量时的倍率。下面以 k=1的情况进行讨论。在
9、中介频率上,测频率和测周期法的相对误差正好相等。通过适当选取闸门时间TS以及时标周期TO,使中介频率fm处的测试误差满足r%的预定要求,然后采取下列策略将直接测量与间接测量结合起来,就能使整个频段内测试误差均满足r%的预定要求。即对低于fm的信号的频率不采用直接测频法,而改为测周期,并通过换算求得频率(即间接法),对高于fm的信号的频率仍然采用直接测频法;类似地,对高于fm的信号的周期不采用直接测周期法,而改为测频率,并通过换算求得周期(即间接法),对低于fm的信号的周期仍然采用直接测周期法;从而可使在被测信号的整个频率范围内测试误差均可以满足r%的要求。1.3.3多周期同步测量法该方法的基本
10、思路是被测信号与闸门时间之间实现同步化,从而从基本上消除了在闸门时间内对被测信号进行计数时的1量化误差,使测量精度大大提高。这种方法是依据积极主动去改造不利条件的思路而产生的。倒数计数器就是基于该方法而设计出来的一种具有创新思想的测频测时(含周期)的仪器。关于倒数计数器的原理:倒数计数器采用多周期同步测量法,即测量输入信号的多个(整数个)周期值,再进行倒数运算而求得频率。与直接测量法相比其优点是,可在整个测频范围内获得同样高的测试精度和分辨率。图1.2(a)为倒数计数器的原理图。fx为输入信号频率,fc为时钟脉冲的频率。图1.2(a)原理方框图A、B两个计数器(分别称之为事件计数器和时间计数器
11、)在同一闸门时间T内分对fx和fc进行计数,计数器A的计数值为NA=fxT,计数器B的计数值为NB=fcT。由于NA/fx=NB/fc=T,则被测频率fx和周期Tx分别为:fx=(NA/ NB)fc (1-1) Tx= (NB/ NA)Tc (1-2)同步电路(D触发器)的作用在于使计数闸门信号与被测信号同步,实现同步开门,并且开门时间T准确地等于被测信号周期的整数倍,故式(2.6)、(2.7)中的计数值NA没有1量化误差。计数值NB虽有1量化误差,但由于fc很高,NB1,所以NB的1量化误差的相对值(1NB)很小,且该误差与被测频率fx无关,因此在整个测频范围内,倒数计数器能够实现等精度的测
12、量,该测试方法需要的除法运算功能,对于使用微处理器的仪器来说,是不难实现的。要对两路脉冲信号之间的时间间隔进行等精度测量,可在原有方框图的基础上增加一个同步电路2(D触发器)和一个B输入通道,并将其输出反相后送到同步电路2的复位端上,该同步电路的触发时钟内输入通道A 的输出经两级反相器延时后得到,该同步电路的输出UQ2由计数器A直接计数同时还作为闸门B的开门信号,由计数器B记录通过闸门B的时钟脉冲的数目,最后将两个计数器所计得的数送运算电路进行处理,便可获得欲测时间间隔的值,整个电路如下图所示。 2总体设计方案及原理2.1设计方案及原理频率的定义是单位时间(1s)内周期信号的变化次数。若在一定
13、时间间隔T内测得周期信号的重复变化次数为N,则其频率为:f=N/T。据此,设计方案框图如图2.1所示。图2.1 数字频率计组成框图其基本原理是,被测信号ux首先经整形电路变成计数器所要求的脉冲信号,频率与被测信号的频率相同。时钟电路产生时间基准信号,分频后控制计数与保持状态。当其高电平时,计数器计数;低电平时,计数器处于保持状态,数据送入锁存器进行锁存显示。然后对计数器清零,准备下一次计数。2.2基本电路设计2.2.1.整形电路整形电路是将待测信号整形变成计数器所要求的脉冲信号。电路形式采用由555定时器所构成的施密特触发器,若待测信号为三角波,输入整形电路,可见输出为方波,二者频率相同。波形
14、整形电路对信号进行整形,使之成为如下图所示的矩形波。 图2.22.2.2.时钟产生电路时钟信号是控制计数器计数的标准时间信号,其精度很大程度上决定了频率计的频率测量精度。当要求频率测量精度较高时,应使用晶体振荡器通过分频获得。在此频率计中,时钟信号采用555定时器构成的多谐振荡器电路,产生频率为1Kz的信号,然后再进行分频。2.2.3分频器电路采用计数器构成分频电路,对1Kz的时钟脉冲进行分频,取得不同量程所需要的时间基准信号,实现量程控制。1Kz的时钟脉冲,对其进行3次10分频,每个10分频器的输出信号频率分别为100Hz,10Hz,1Hz三种时间基准信号。对应于以1Kz,100Hz,10H
15、z,1Hz的信号作为时间基准信号时,相应的量程为1000,100,10,1。构成10分频带电路是采用十进制计数器74LS160实现的。2.2.4T触发器:T触发器电路是用来将分频带器输出阻抗的窄脉冲整形为方波,因为计数器需要用方波来控制其计数/保持状态的切换。整形后方波的频率为频器输出信号频率的一半,则对应于1Kz,100Kz,10Kz,1Hz的信号,T触发器输出信号的高电平持续时间分别为0.001s,0.01s,0.1s,1s。T触发器采用JK触发器7473来实现。2.2.5单稳触发器:单稳触发器用于产生一窄脉冲,以触发锁存器,使计数器在计数完毕后更新锁存器数值。单稳触发器电路采用555定时
16、器实现,为了保证系统正常工作,单稳电路产生的脉冲宽度不能大于该量程分频带器输出信号的周期。2.2.6延迟反相器:延时反相器的功能是为了得到一个对计数器清零的信号。由于计数器清零是低电平有效,而且计数器清零必须在单稳触发信号之后,故延迟反相器是在上述单稳电路之后,再加一级单稳触发电路,且在其输出端加反相器输出。2.2.7计数器:计数器在T触发器输出信号的控制下,对经过整形的待测信号进行脉冲计数,所得结果乘以量程即为待测信号频率。根据精度要求,采用4个十进制计数器级联,构成N=1000计数器。十进制计数器仍采用74LS160实现。其中计数器的清零信号由延迟反相器提供,控制信号由T触发器提供,计数器
17、输出结果送入锁存器。2.2.8锁存器和显示:计数器的结果进入锁存器锁存,4个七段数码管显示测试信号的频率。锁存器使用了两片8D集成触发器实现,其控制信号来自于延迟反相器。为了能测量不同电平值与波形的周期信号的频率,必须对被测信号进行放大与整形处理,图2.3 分频器的输出波形使之成为能被计数器有效识别的脉冲信号。信号放大与波形整形电路的作用即在于此。信号放大可以采用一般的运算放大电路,波形整形可以采用施密特触发器。 2.2.9控制门:控制门用于控制输入脉冲是否送计数器计数。它的一个输入端接标准秒信号,一个输入端接被测脉冲。控制门可以用与门或或门来实现。当采用与门时,秒信号为正时进行计数,当采用或
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 毕业设计 论文 基于 单片机 数字频率计 设计
链接地址:https://www.31ppt.com/p-3980641.html