毕业设计（论文）DSP教学实验系统的研究.doc

《毕业设计（论文）DSP教学实验系统的研究.doc》由会员分享，可在线阅读，更多相关《毕业设计（论文）DSP教学实验系统的研究.doc（47页珍藏版）》请在三一办公上搜索。

1、摘 要数字信号处理器（DSP），是一种具有特殊结构的微处理器。自20世纪80年代初DSP芯片诞生以来，DSP芯片在20多年时间里得到了飞速的发展，DSP芯片的性能价格比不断提高，开发手段越来越完善，已经广泛应用于通信与电子系统、自动控制、雷达、军事、航空航天、医疗等领域。它具有接口简单，稳定性好，编程方便，集成方便，保密性好的特点。本文先介绍了数字信号处理和DSP芯片的特点、内部结构，然后根据此次设计所选定的TMS320C5402 DSP芯片的特点，着重介绍了以此芯片为核心的DSP最小系统的主要组成部分，如时钟、复位、存储器、主机接口等部分，并把这些部分连接在一起使之成为一个完整的小系统。通过

2、对该系统的扩展，可以使之最终成为一个教学试验系统。关键词：数字信号处理，DSP，TMS320C5402 DSP芯片，最小系统，时钟，复位，存储器，主机接口ABSTRACTDigital Signal Processor (DSP) is a kind of processor which has special structure. From the beginning of the 80s of 20 centuries the slice of DSP has appeared, and developed fast in more than 20 years, and has been

3、used in many fields such as information and electron system, automation, radar, military affairs, aviation and spaceflight, medical treatment and so on. It has a simple interface and high stability, and it is easy to develop, integration and to keep secret.In this paper, I introduced the digital sig

4、nal processor and the characteristic and internal structure of the slice of DSP firstly, then, according to the characteristic of the slice of TMS320C5402 which has been selected, the discussion was mainly focused on the chief of the DSP minimum system like the Clock, Reset, Memory, Host Port Interf

5、ace etc, and has made these parts connect together, then it became a least system. If we enlarge this system, it becomes a whole teaching experiment system. Keywords: Digital Signal Processing, the slice of TMS320C5402 DSP, the DSP minimum system, Clock, Reset, Memory, Host Port Interface目 录第一章 前 言1

6、1.1 数字信号处理的发展历程及主要内容11.2 数字信号处理的实现21.3 DSP硬件系统的特点31.4 DSP芯片的结构特征31.5 DSP应用领域71.6 DSP芯片的发展方向71.7 DSP系统的设计流程81.8 本章小结8第二章 DSP系统设计基础知识102.1 总线结构102.2央处理器单元（CPU）112.3 存储器和I/O空间132.4流水线142.5 片内外设152.6 外部总线及扩展182.7 本章小结19第三章 硬件系统设计203.1 DSP小系统概述203.2 TMS320C5402介绍203.3 体系结构253.4 未用管脚的处理383.5 DSP电路板设计的基本过程

7、383.6 本章小结40第四章 结论和展望414.1 结论414.2 展望42参 考 文 献43致 谢44第一章 前 言 DSP（Digital Signal Processing），即数字信号处理器，它是一门涉及许多学科并广泛应用于许多领域的新兴学科。它以数字形式将真实的模拟信号通过采集、变换、滤波、估值、增强、压缩、识别等处理，得到所需要的信号形式。对于一般的数字信号处理过程而言，系统框图如图1.1所示：图1.1 典型实时数字信号处理系统原理图1.1 数字信号处理的发展历程及主要内容数字信号处理亦称信号的数字处理。信号的数字处理技术可以归纳为四个阶段：1）信号解析手段的研究阶段。2）各种模

8、拟信号的数字化阶段。3）信号数字处理技术本身的发展阶段。4）现代数字信号处理阶段。数字信号处理理论经过30年的发展已经形成了比较完善的理论体系。主要内容有： 信号的采集(AD技术、抽样定理、多抽样率、量化噪声分析等)。 离散信号的分析(时域及频率分析、多种变换技术、信号持征的描述等)。 离散系统分析(系统的描述、系统的单位抽样响应、转移函数及频率特性等)。 信号处理中的快速算法(快速傅里叶变换、快速卷积与相关等)。 信号的估值(各种估值理论、相关函数与功率谱估计等)。 滤波技术(各种数字滤波器的设计与实现)。 信号的建模(最常用的是ARMA，ARMA，PRONY等各种模型)。 信号处理中的特殊

9、算法(如抽取、插值、奇异值分解、反卷积、信号重建等)。现在，信号处理进入了一个新的发展时期。信号处理在优化、自适应、高分辨率、多维通道等一些主要领域内的理论和方法日趋系统化。总之，随着基础理论的不断完善、交叉学科的不断发展、微电子技术与计算机的不断进步，可以预见在2I世纪将是数字信号处理理论与算法的大发展时期。1.2 数字信号处理的实现数字信号处理的实现，大体上有如下几种方法： 在通用的微计算机上用软件实现。软件可以是自己编写的，亦可使用现成的软件包。这种方法缺点是速度太慢不能用于实时系统，只能用于教学与仿真研究。如近年发展迅速的Matlab，就几乎可以实现所有数字信号处理的仿真。而且Mat1

10、ab下的部分仿真程序还可以通过转化为C语言，再通过DSP的c编译器直接在DSP硬件上运行。这对非实时系统或准实时来说是很有吸引力的。 用单片机来实现。单片机也在不断地发展，如Intel 96000的运算速度就非常可观，而且单片机的接口性能比较良好，容易实现人机接口。但由于单片机采用的是冯诺依曼总线结构，所以单片机系统复杂，尤其是乘法运算速度慢，在运算量大的实时控制系统中很难有所作为。 利用专门用于信号处理的可编程DSP芯片来实现。与单片机相比，DSP有着更适合于数字信号处理的优点。如采用改进的哈佛总线结构，内部有硬件乘法器、累加器，使用流水线结构，具有良好的并行特性，并有专门设计的适于数字信号

11、处理的指令系统等。DSP芯片的这些特点使得对不允许延迟的实时应用领域，如蜂窝电话、计算机驱动器等非常理想。因此可以说，DSP芯片的问世及飞速发展，为信号处理技术应用于工程实际提供了可能。 利用特殊用途的DSP芯片实现。 用FPGA等可编程阵列产品开发ASIC芯片实现数字信号处理算法。 在通用的计算机系统中加上加速卡来实现。加速卡可以是通用的加速处理机，亦可以是由DSP开发的用户加速卡。 比较上述各种方案的优缺点可见：第一种方法是DSP芯片提供厂家目前大力研究的方向，即如何实现高级语言(如c语言)的编译效率。第二种方法由于不适合于复杂的数字信号处理系统，应用场合受到限制。第五种方法专用性过强，而

12、这种方法的研发工作一般也不由一般用户来完成。第三种方法非常适合于通用的数字信号处理的开发。第四种方法是数字信号处理实现的一个分支方向。第六种方法核心还是用DSP芯片开发用户加速卡，如AD卡、DSP扩展卡等。这一方面是由于上述这一方法在性能上的优势和通用性的特点，使得这一方法成为真正使DSP技术实用化的方法。另一方面，还由于DSP芯片价格的下降，使其应用领域不断扩展。1.3 DSP硬件系统的特点 与模拟信号处理系统相比，以数字信号处理为基础的DSP系统具有以下优点：1）接口简单、方便。2）精度高，稳定性好。具有较高的信噪比。适用于测试、调试及批量生产。3）编程方便，容易实现复杂的算法。4）集成方

13、便。现代DSP芯片都是将DSP芯核及外围电路综合集成在单一芯片上。这种结构便于设计便携式高集成度的数字产品。 5）保密性好。算法及硬件电路的时序设计，都是固化在芯片中，并可设置加密，增强了系统的保密性能。1.4 DSP芯片的结构特征现在所说的DSP实际是指“数字信号处理器”，它是特别适合进行数字信号处理的微处理器。它强调运算处理的实时性，除了具备普通微处理器的高速运算和控制功能外，针对实时数字信号处理在处理器结构、指令系统和数据流程上有很大改动。其特点如下：1）DSP芯片采用了数据总线和程序总线分离的哈佛结构及改进的哈佛结构。传统的处理器使用冯诺依曼总线结构（图1.2），其特点是程序和数据共用

14、一个存储空间，统一编址依靠指令计数器提供的地址来区分是指令还是地址。由于对数据和程序进行分时读写，执行速度慢，数据吞吐量低。虽然半导体工艺的飞速发展逐渐克服了这一缺点，但其原理上的特点决定了该结构不适合进行具有高度实时要求的数字信号处理。而数据和程序具有独立的存储空间的哈佛结构（图1.3），可以同时对数据和程序进行寻址，大大提高了数据处理能力。而TI公司的DSP芯片的改进的哈佛结构（图1.4）允许数据总线和程序总线之间的局部交叉连接，允许数据存放在程序存储器中，并被算术处理器直接使用，增强了灵活性；此外，指令可以存储在运算单元的高速缓存（Cache）中，大大缩短了从存储器中读取数据的时间，提高

15、了速度。因此它们非常适合于实时的数字信号处理。 图1.2（a）冯诺依曼结构指定流的定时关系图1.3（a）哈佛结构指定流的定时关系图1.2(b) 采用冯诺依曼结构的处理器图1.3(b) 采用哈佛结构的DSP处理器图1.5 改进的哈佛结构 2）DSP芯片大多采用多流水线技术。DSP指令系统的流水线操作是与哈佛结构相配合的，增加了处理器的处理能力，把指令周期减小到最小值，同时也增加了信号处理的吞吐量。流水线结构如图1.5所示。图1.5 DSP流水线结构3） 片内有多条总线可以同时进行取指令和多个数据存取操作，并有辅助寄存器用于寻址，它们可以在寻址访问前或访问后自动修改内容，以指向下一个访问的地址。4

16、） DSP芯片大多有DMA（直接存储器存取）通道控制器和串行通信口等，配合片内的总线结构可使数据块的传送速度大大提高。5） 中断处理器和定时控制器使之能够构成小规模独立系统。6） 软、硬件等待功能，能和各种存储速度的存储器连接。7）由于滤波、相关和矩阵运算等需要大量乘法累加器运算，DSP芯片大多配有独立的乘法器和加法器，完成在同一个指令周期内取两个操作数做乘法累加并将结果送入累加器，使得运算速度大大提高，这也是DSP芯片适合实时海量数据处理的原因之一。8）低功耗，DSP一般为0.54W，而采用低功耗技术的DSP芯片只有0.1W，可用电池供电。DSP的这些特点使它的运算速度比通用微处理器（MPU

17、）高。在相同的指令周期和片内指令缓存条件下，DSP运算速度事普通MPU的4倍以上。世界上主要的DSP供应商有TI公司、Motorola公司、NEC公司、AT&T公司和AD公司。按用途，DSP芯片可分为通用型和专用型。本文中所用的DSP芯片就是TI公司提供的C54x 系列（定点），具体型号为TMS320C5402的通用型DSP芯片。介绍如下：1） 规格：l 16位定点DSP；l 100MIPS情况下，功耗低于60mW；l 提供30532MIPS性能的单核与多核产品；l 提供1.2V、1.8V、2.5V、3.3V和5V版本；l 3种断电模式；l 全面的RAM和ROM配置；l 自动缓冲串行端口；l

18、多信道缓冲串行端口；l 主机端口接口；l 超薄封装；l 每核6通道DMA控制器。2） 应用：数字蜂窝通信、个人通信系统（PCS）、寻呼机、个人数字助理、数字无绳通信、无线数据通信、网络、计算机电话、分组语音、便携的互联网音 频、调制解调器。3） 特性：l 集成Viterbi加速器；l 40位加法器与2个40位累加器，支持并行指令；l 40位ALU(算术逻辑运算器)，带2个16位配置功能，由于双循环运行；l 1717乘法器，可实现16位带符号乘法运算；l 4条内部总线核双地址生成器，可实现多程序和数据提取，并减少内存瓶颈；l 单循环归一化与指数编码；l 8个辅助寄存器和1个软件堆栈，可实现高级定

19、点DSP C编译程序；l 用于电池驱动应用的断电模式。1.5 DSP应用领域DSP芯片性能不断提高和价格的大幅下降以及数字化产品、Internet和计算机的迅速普及，使得DSP的应用范围不断扩大。DSP应用几乎遍及整个电子领域，其中3C(Communication、Computer、Consumer，即通信、计算机、消费类)领域占整个市场需求的90。常见的典型应用有通用数字信号处理、通信、家用计算机、语音处理、图像/视频处理、军事用途、医学和工业CT、自动化仪表和测试设备、航空与航天、个人数字助理、消费电子等。可以预见，随着DSP芯片性价比的不断提高和数字信号处理技术的不断发展，DSP芯片将会

20、用于更广泛的领域。1.6 DSP芯片的发展方向 20年来，DSP芯片得到了迅猛发展。随着其应用的不断扩展和深入，可以预见，日后DSP处理器还将以更快的速度发展。l 首先在生产工艺上，采用1m以下的CMOS制造工艺技术和砷化镓集成电路制作技术，使集成度更高，功耗更低，从而使高频、高速的DSP处理器得到更大的发展。l 研制高速、高性能DSP器件格以RISC(精简指令系统计算机)结构和Transporter(单片机并行计算机)基本结构为主导，以完成并行处理系统操作。l 由于具备设计、测试简单、易模块化，易实现流水线操作和多处理器结构，专用单片机DSP芯片将有较大的发展。l 模拟数字混合式DSP芯片(

21、集滤波、AD、DA及DSP处理于一体)将有很大的发展，应用领域将会进一步扩大。l 将推出更新的、更强大的优化C编译器来适应不同型号的DSP的代码生成。各种DSP的开发、加速、并行处理插件板也将大量涌现。1.7 DSP系统的设计流程开发基于DSP芯片的系统设计的大致步骤如下。首先分析系统需求，完成设计任务书。在设计任务书中，要对该系统要实现的功能进行准确、清楚的描述，并转化为技术指标，主要包括：1） 信号频率决定系统采样频率，判断最复杂的算法所需要的最大时间，确定算法的实时性能是否满足需要；2） 由数据量及程序的长短确定片内RAM的容量，并决定是否需要扩展片外RAM及确定片外RAM容量；3） 根

22、据系统所需要的精度确定采用浮点或定点芯片和处理器字长；4） 确定输入输出端口功能。 根据以上指标，初步确定所选用的DSP型号，同时也要考虑成本、供货能力以及第三方厂商的技术支持能力，并对体积、功耗、工作环境要求等加以综合考虑。确定DSP芯片及外围器件后，进行整体设计，首先采用高级语言对算法进行仿真，确定最佳算法并初步确定参数，对系统整体功能中软硬件分工进行初步确定。因本文所涉及的内容主要是围绕硬件设计展开的，并根据选定的TMS320C5402型号的DSP芯片确定硬件设计方案，硬件系统设计框图如图1.6。需要考虑的主要有时钟，电源，存储器，主机接口，总线等基本部件。1.8 本章小结本章对数字信号

23、处理的发展和实现方法作了简单的描述，在此基础上介绍了DSP的特点、应用领域及发展方向。着重对DSP系统的组成作了简要的分析，同时还介绍了DSP系统的硬件设计。图1.6硬件系统设计框图第二章 DSP系统设计基础知识 DSP系统设计基础知识主要包括DSP的数据类型、体系结构、指令系统和算法函数库。由于本文只涉及DSP的最小系统，所以只介绍DSP的体系结构。DSP芯片系统可以由一个DSP及外围总线组成，也可以由多个DSP组成。DSP芯片系统的主要任务是将前向通道输出的信号按照相应的算法处理，然后将处理结果以数据流的形式输出给后向通道（输出通道主要由D/A平滑滤波等组成）。大多系统都有通信接口、人机接

24、口，也可通过PCI,ISA,VXI等总线与PC机相连，或通过现场总线将整个系统作为现场系统中的一个节点。图2.1是一个相对完备的DSP系统，但本文所设计的DSP系统只包括其中主要的几部分。图2.1 典型实时DSP系统框2.1 总线结构TMS320C54x的结构主要是围绕8条16位总线展开的，结构图如图2.2所示，它们各自的作用如下：1） 程序总线（PB）：传送由程序存储器取出的指令操作码和立即数。2） 3条数据总线（CB、DB、EB）：分别与不同的单元相连（如CPU、DAGEN、PAGEN、片内外设及数据存储器等）。其中CB和DB从数据存储器读出数据，EB传送写入存储器的数据。3） 4条地址总

25、线（PAB、CAB、DAB、EAB）：传送执行指令所需地址。注：A累加器A B累加器B CCB数据总线 DDB数据总线 MMAC PPB程序总线 S桶形移位器 TT寄存器 UALU 图2.2 TMS32C54x DSP体系结构和总线结构2.2中央处理器单元（CPU）C54x DSP系列芯片的CPU主要由控制部件和运算部件两部分组成，其中控制部件是芯片的中枢系统。基本组成有：CPU的状态和控制寄存器、算术逻辑单元（ALU）、2个40位累加器ACCA、ACCB、40位桶形移位寄存器、乘累加单元（MAC）、16位的临时寄存器（T）、16位的状态转移寄存器（TRN）、比较、选择核存储单元（CSSU）和

26、指数编码器 。2.2.1 CPU的状态和控制寄存器C5402 DSP有三个状态和控制寄存器：状态寄存器0（ST0）、状态寄存器1 (ST1)和处理器工作模式状态寄存器（PMST）。这些寄存器都是存储映射寄存器，所以它们可以存放到数据存储器或者从数据存储器加载它们，ST0和ST1中包含各种工作条件和工作方式的状态，PMST中包含存储器的设置状态及控制信息。2.2.2 算术逻辑单元C5402 DSP算术逻辑单元包括1个40位的ALU，1个比较、选择和存储单元CSSU(Compare Select Save Unit)和1个指数编码器。40位ALU可以实现绝大多数的算术和逻辑运算功能，且许多运算可以

27、在1个周期内完成。ALU有2个输入端，1个输出端。当ALU进行算术运算时，分为两个16位的ALU使用，此时来自数据存储器、累加器或T寄存器的数据分别进入两个ALU。在这个情况下，1个周期内将同时完成两个16位操作。ALU的运算结果通常被送往累加器A或累加器B。CSSU单元是为实现数据通信与模式识别领域常用的快速加法/比较/选择ACS运算而专门设计的专门硬件电路。CSSU中的比较电路将累加器中的高16位与低16位比较，结果分别送入状态转移寄存器TRN和状态比较寄存器TC，同时，结果也送入选择器，选择较大的数，并存入指令指定的存储单元。指数编码器是专门为支持单周期EXP指令而设计的硬件电路。2.2

28、.3 累加器C5402 DSP芯片有2个独立的40位累加器ACCA和ACCB可以存放ALU或MAC单元的运算结果，也可以作为ALU的一个输入。2.2.4 一位寄存器40位的桶形一位寄存器主要用于累加器或数据区操作数的定标：1）在ALU运算前，对来自数据存储器的操作数或累加器的值进行定标；2）对累加器的值进行算术或逻辑移位；3）对累加器归一化处理；4）对累加器的值存储到数据存储器之前进行定标。2.2.5 乘累加单元乘累加（MAC）单元包括一个17位17位的乘法器和1个40位的专用加法器。MAC单元具有强大的乘累加器功能，在一个流水线周期内可以完成1次乘法运算和1次加法运算。MAC单元中，乘法器能

29、够进行有符号数、无符号数及有符号数与无符号数的相乘运算，根据不同情况作以下三种处理：1）如果是两个有符号数相乘，则每个16位操作数先进行符号扩展，在最高位前添加1个符号位（其值由最高位决定），扩展为17位有符号数后再相乘；2）如果是无符号数乘以无符号数，则在两个操作数的最高位前添加“0”，扩展为17位的操作数再相乘；3）如果是有符号数与无符号数相乘，有符号数在最高位前添加1个符号位（其值由最高位决定），无符号数在最高位前添加“0”，然后两个操作数相乘。在MAC单元中，加法器的输入一个来自乘法器的输入，另一个来自累加器A或B中的某一个输出。加法器的运算结果输出到累加器A或B中。2.3 存储器和I

30、/O空间C5402 DSP总共有192K 16位的存储器空间。这些空间可分为三种专门的存储器空间，即64K的程序空间、64K的数据空间和64K字的I/O空间。C5402 DSP体系结构的并行特性和片内RAM的双访问功能，使之在任何给定的机器周期内执行四个并行存储器操作：一次取指、两次读操作数和一次写操作数。片外存储器具有寻址较大存储空间的能力，片内存储器寻址空间较小。但片内存储器具有以下优点：不需插入等待状态、低成本和低功耗。表2.1 C5402 DSP芯片存储器容量存储器类型ROM程序ROM程序/数据ROMDARAMSARAMC5402444162.3.1程序存储器C5402 DSP的外部程

31、序存储器可寻址64K的存储空间。它们有片内ROM、DARAM、SARAM和双访问单访问两种方式共享的RAM，这些存储器都是可以通过软件映射到程序空间。当存储单元被映射到程序空间时且地址处于片内存储器的范围之内时，处理器就能自动对这些存储器单元进行访问。如果地址处在片内存储器范围之外，处理器就能自动对外部寻址。2.3.2 数据存储器C5402 DSP的数据存储器包含多达64K16位。除了SARAM和DARAM外，还可以通过软件将片内ROM映射为数据存储空间(DROM)。数据存储器可以驻留在片内或片外。为了提高处理器的性能，片内RAM也可细分为若干块。2.3.3 I/O空间C54x DSP除了程序

32、和数据存储器空间之外，还有一个I/O存储器空间。C54x DSP只有两个通用I/O，即和XF。为了访问更多的I/O，可以对主机通信并行接口和同步串行接口进行配置，以用作通用I/O。另外，还可以扩展外部I/O，C54x DSP可以访问64K的I/O,外部I/O必须使用缓冲或锁存电路，配合外部I/O读写控制时序构成外部I/O的控制电路。2.4流水线 C5402 DSP有一个6级深度的指令流水线。这6级流水线是彼此独立的，允许指令的重叠执行。在任何一个机器周期内，可以有16条不同的指令在同时工作，每条指令可工作在流水线的不同阶段。这6级流水线结构的功能如下：1）程序预取值：加载一条获取的指令地址到程

33、序地址总线（PAB）。2）程序取值：一个指令字从程序总线(PB)获取，并加载到指令寄存器（IR）。这个过程完成一个由当前周期和上一个周期组成的取值序列。3）译码：对指令寄存器（IR）的内容进行译码，以确定何种类型的存储器访问操作及数据地址产生单元（DAGEN）和CPU的控制信号。4）寻址：DAGEN输出指令的读操作数地址到数据地址总线（DAB）。如果指令具有第二个操作数，则也将相应的操作数地址加载到另一条数据总线（CAB）。间接寻址模式下的辅助寄存器和堆栈指针(SP)也被更新。这个功能是两阶段操作数读顺序的第1阶段。5）读操作数：从数据总线（DB和CB）读数据操作数。这个功能完成了两阶段操作数

34、读顺序的第2阶段，即完成了操作数。同时，两阶段操作数写顺序开始。写操作数的数据地址加载到数据写总线（EAB）。对于存储器映射寄存器，读数据操作数通过DB总线从存储器中读取并写到所选定的存储器映射寄存器中。6）执行：操作数写序列通过使用数据写（EB）总线写数据来完成。指令在该阶段执行。2.5 片内外设C5402 DSP完整的片内外设配置包括：通用输入输出（I/O）引脚和定时器。2.5.1 通用输入输出（I/O）引脚C5402 DSP芯片有两个通用I/O引脚：XF和。XF是由软件控制的外部标志输出引脚。为转移控制输入引脚，用于监视外部器件的状态。2.5.2 定时器C5402 DSP有两个片内定时器

35、。1 定时器寄存器片内定时器三个存储映射寄存器组成，即定时器寄存器（TIM）、定时器周期寄存器（PRD）和定时器控制寄存器（TCR）。1）定时器寄存器（TIM）:16位的存储器映射定时器寄存器（TIM）加载周期寄存器（PRD）的值，并随计数而减少。2）定时器周期寄存器（PRD）:16位的存储器映射定时器周期寄存器（PRD）用于重载定时器寄存器（TIM）。3）定时器控制寄存器（TCR）:16位的存储器映射定时器控制寄存器（TCR）包含定时器的控制和状态位。2.5.3 时钟发生器时钟发生器为C54x DSP提供时钟信号。时钟发生器由一个内部振荡器和一个锁相环电路组成，可通过晶振或外部的时钟驱动。锁

36、相环电路能使时钟电源乘上一个特定的系数，得到一个内CPU时钟，故可选择一个频率比CPU时钟低的时钟钟源。时钟发生器可由两种方法实现:1)使用具有内部振荡电路的晶体振荡器。晶体振荡电路连接到C54x DSP的X1和X2/CLKIN引脚。另外CLKMD引脚必须配置以使能内部振荡器。如图2.3所示。本文所使用的C5402 DSP采用的就是此种方法。2）使用外部时钟。将一个外部时钟信号直接连接到X2/CLKIN引脚，X1引脚悬空。如图2.4所示。 图2.3 内部振荡电路 图2.4 晶体振荡电路2.5.4 串行口1 串行口概述各种C54x DSP的芯片有不同的串口，但主要有4种：标准同步串行口（SP）、

37、缓冲同步串口（BSP）、时分多路同步串口（TDM）、多通道带缓冲同步串行口（McBSP）。2 C5402 DSP串口C5402 有两个高速多通道带缓冲串行接口McBSP。它的硬件部分是基于标准串口的引脚连接界面，有如下特点：l 充分的双向通信；l 双缓冲的发送和三缓冲的接收数据存储器，允许连续的数据流；l 独立的接收、发送帧和时钟信号；l 可以直接与工业标准的编码器，模拟界面芯片（AICS），其他串行A/D,D/A器件连接与通信；l 具有外部移位时钟发生器及内部频率可编程移位时钟；l 可直接利用多种串行协议接口通信，如T1/E1,MVIP, H100, SCSA, IOM-2, AC97,II

38、S,SPI等；l 发送和接收通道数多达128路；l 宽范围的数据格式选择，包括8，12，16，20，24，32位字长；l 利用律或A律的压缩扩展通信；l 8位数据发送，其高位、低位先发送可选；l 帧同步和时钟信号的极性可编程；l 可编程内部时钟和帧同步信号发生器。2.5.5 主机接口（HPI）1 主机接口主机接口（HPI,Host Port Interface）是C54x DSP系列定点芯片内部具有的一种并行接口部件，主要用于DSP与其他总线或CPU进行连接。HPI接口通过HPI控制寄存器（HPIC）、地址寄存器（HPIA）、数据锁存器（HPID）和HPI内存块，实现与主机之间的通信。HPI具

39、有两种工作模式：1）共用访问模式（SAM）。这是常用的模式。2）仅仅主机访问模式（HOM）。对于本文中使用的C5402 DSP器件，它的主机接口是增强的HPI。它是一个8位的并行接口，可以将主机设备或主机处理器和C5402 DSP连接起来，通过C5402 DSP的片内RAM实现主机设备和C5402 DSP之间的信息交换。增强的8位HPI和标准的8位HPI之间的区别见表2.2。表2.2 增强的8位HPI(HPI8)和标准的8位HPI之间的区别增强的8位HPI(HPI-8)标准的8位HPI允许对所有片内RAM进行访问只能访问片内RAM固定的2K的地址主机访问总是与C5402 DSP的时钟同步(无H

40、OM模式)在主机模式（HOM）下，允许异步主机访问主机和C5402 DSP总可以对片内RAM进行访问（无HOM模式）在主机模式（HOM）下，只有主机能对RAM访问2.6 外部总线及扩展2.6.1 外部总线接口C54x DSP的外部接口包括数据总线、地址总线和一组用于访问片外存储器与I/O端口的控制信号。C54x DSP的外部程序或数据存储器以及I/O扩展的地址和数据总数复用，完全依靠片选和读写选通配合时序控制完成外部程序存储器、数据存储器和扩展I/O的操作。表2.3列出了C5402 DSP的主要扩展接口信号。表2.3 C5402 DSP的主要扩展接口信号信号名称C5402描述A0A15190地

41、址总线D0D15150数据总线外部存储器访问选项程序空间片选数据空间片选I/O访问控制I/O空间片选R/读/写信号READY数据准备完成周期保持请求保持应答微状态完成指令地址获取中断应答2.6.2 外部总线操作的优先级C54x DSP有1条程序总线、3条数据总线和4条地址总线。由于片内的流水线结构使CPU能同时访问这些总线。但外部总线只允许每个周期进行一次访问，如果在一个机器周期内，CPU访问外部存储器两次（一次取指，一次取操作数），那就会发生流水线冲突。这种流水线冲突可以通过一个与定义的优先级来自动解决。2.6.3 外部总线控制C5402 DSP有两个控制外部总线的单元：等待状态发生器和分区

42、转换逻辑单元。这些单元有两个寄存器控制，即软件等待状态寄存器（SWWSR）和分区转换控制寄存器（BSCR）.2.6.4 外部总线接口时序所有的外部总线访问操作都在整数个CLKOUT的周期内完成的，一个CLKOUT周期定义为从一个CLKOUT下降沿到相邻的下一个CLKOUT下降沿所需的时间间隔。有些外部总线的访问操作不需要等待周期。然而，当一个存储器读紧跟一个存储器写或者相反时，存储器读需要一个附加的半个周期。2.6.5 复位和节电模式的时序当扩展了外部存储器或I/O时，C54x DSP的特殊工作状态的外部时序直接影响到与其相连的外设的复位、节电工作。2.6.6 保持模式C54x DSP有两个信

43、号：（保持请求信号）和（保持应答信号），允许外部器件控制处理器的程序、数据和I/O总线。通过驱动信号为低电平，处理器应接受一个来自外部器件的信号，C54x DSP就进入保持模式，并将它的外部地址总线、数据总线和控制信号置于高阻态。2.7 本章小结这一章简要的介绍了DSP的主要特性及DSP芯片的内部结构。第三章 硬件系统设计3.1 DSP小系统概述DSP 小系统指既没有输入通道，也没有输出通道，不和其他系统进行通信的DSP 系统。这只是概念上的划分。DSP 小系统是 DSP 硬件设计的基础，是与 DSP芯片结合最紧密的部分，在一些简单的应用场合，DSP 小系统就是一个实用的 DSP系统。实际系统

44、中，A/D，D/A 和 I/O 电路都围绕着 DSP 小系统进行设计，在其基础上，附加总线接口或者其他功能卡，可构成复杂的应用系统。3.2 TMS320C5402介绍3.2.1 基本结构图3.1给出了C54x DSP的结构框图。C54x DSP共有8条总线（4条程序/数据总线和4条地址总线）,包括中央处理器(CPU)、存储器及片内外设与专用硬件电路三大部分。CPU包括算术逻辑单元（ALU）、累加器（ACC）、乘累加单元（MAC）、移位寄存器和寻址单元等。存储器包括片内ROM、单访问RAM(SARAM)和双访问RAM(DARAM)。片内外设与专用硬件电路包括片内各种类型的同步串口、主机接口、定时

45、器、时钟发生器、锁相环及各种控制电路。本文所涉及的VC5402是目前最流行的低成本DSP芯片型号，其基本结构和主要特点有：l 多总线结构。片内三套16bit数据总线（CB、DB、EB）和一套程序总线（PB）及对应的四套地址线（CAB、DAB、EAB、PAB（可同时使用）；l 40bit算术逻辑单元ALU，包括40bit桶形移位器和2个40bit累加器A和B；l 1717bit乘法器和一个40bit专用加法器，可以在单周期内完成乘、加运算各一次；l 比较/选择/存储单元(CSSU)有助于实现Viterbi算术；l 两个地址产生器，8个辅助寄存器AR0AR7；l 程序空间扩展到1M，数据空间和I/

46、O空间各64K,20条地址线，16条数据线；l 片内4K16bit ROM，包含压扩表、256点正弦表、引导程序等；图3.1 C54x DSP的结构框图l 片内16K16bit的双存取RAM；l 单指令重复或指令块重复功能；l 程序空间和数据空间的数据块移动指令；l 可对32bit的长字操作；l 一个指令内可读23个操作数；l 6级流水线完成一条指令操作：预取指、取指、译码、访问、读数、执行；l 运算指令和存取指令并行执行；l 条件存储指令；l 延迟跳转和快速返回；l 软件堆栈；l 片内设备；l 软等待生产器，数据组间切换可编程选项；l 片内锁相环，分频和倍频功能；l 2个多通道带缓冲同步串口；