毕业设计（论文）15～50MHZ高精度高频信号源.doc

《毕业设计（论文）15～50MHZ高精度高频信号源.doc》由会员分享，可在线阅读，更多相关《毕业设计（论文）15～50MHZ高精度高频信号源.doc（50页珍藏版）》请在三一办公上搜索。

1、毕 业 设 计 论 文题 目 1550MHZ高精度高频信号源 （院）系 电气与信息工程系 专业 应用电子技术 班级 0211 学号 0201241125 学生姓名 导师姓名 完成日期 2005-6-16 湖南工程学院毕业设计（论文）任务书 设计（论文）题目： 1550MHZ高精度高频信号源 姓名 陆成军 系别 电气与信息工程系专业 应用电子技术 班级 0211 学号 0201241125 指导老师 浣喜明 教研室主任 刘望军 一、 基本任务及要求： 设计高频信号源，使之满足下列技术指标： 1、输出正弦波频率范围100HZ40MHZ； 2、输出峰峰值稳定在范围内； 3、实时显示正弦波电压峰峰值；

2、 4、实时频率步进及显示；5、输出波形无明显失真、频率稳定度高、输出功率大于20mW；6、平均效率可达75%以上。 在规定时间内，完成以下工作： 整体方案的确定； 主电路设计、元器件选择；软件设计； 装置工艺设计：画出布置图和电气接线图； 装置调试与实验：写出调试和实验报告。 提交设计说明书和图纸。 二、 进度安排及完成时间： （1）第8周至第9周：查阅资料、撰写文献综述和开题报告； （2）第10周：总体方案的确定； （3）第11周至第15周：主电路设计与元器件的选择；软件设计； （4）第16周：装置工艺设计； （5）第17周至第18周：撰写设计说明书 （6）第19周：毕业设计答辩 前言 随着

3、现代电子技术的发展，要求信号的频率越来越准确与稳定，一般振荡器己不能满足要求，于是高准确度和高稳定度的晶体振荡器得到广泛应用，但晶振的频率是单一的或只能在一个极小的范围内微调，而在通信、雷达、宇航、仪表、电视广播、遥控遥测和电子测量仪器等应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率信号，这就需要应用频率合成技术。频率源被喻为现代电子系统的“心脏”。它是当今通信、电子测量仪表、雷达等电子系统实现高性能指标的关键部分。可以说，现代电子设备和系统的功能实现都直接依赖于所用频率源的性能。频率源的性能是伴随着频率合成技术的进步而发展的。从早期的直接式频率合成技术（DS），到第二代

4、锁相环频率合成技术（PLL）直到目前较先进的直接数字式频率合成技术（DDS），经历了三个发展阶段。DS方式相位噪声小，但体积和功耗大，不易小型化；PLL方式杂散小，易集成，但存在高分频和快转换速度之间的矛盾，相位噪声高，一般只适用于较大步进的频率合成器；DDS方式较之以前的频率合成技术，具有频率转换时间极短、频率分辨率极高、输出相位连续、相位噪声低、可编程、全数字化、易于集成等突出优点。因此，目前DDS技术得到越来越广泛的应用，成为现代电子系统及设备中频率源的首选。对其进行研究具有重大的理论和实践意义。与传统信号源设计方法相比，DDS信号源具有许多显而易见的优点，它克服了与DS和PLL技术有关

5、的几乎所有的问题。能够精确的设定输出频率，提高了频率分辨率，可达到1vHz。具有更高的稳定度，相位噪声低，变频相位连续，可实现理想的正交输出，系统参数和输出频率不随着时间改变。同时可以方便的与计算机实现控制接口，通过软件和硬件对系统进行各种的补偿。因此它是当前用的最广泛的性能较好的信号源。由于DDS的全数字结构，也带来了一些缺点，如输出信号的带宽仅是时钟信号的一部分，同时输出信号中会夹杂部分寄生频率，因此需要使用特殊的技术来减小寄生效应。例如ROM压缩，DDS-PLI混合或随机化。具有高时钟频率、低相位噪声、低杂散、低成本、低功耗的高性能DDS产品一直是各个厂商追求的目标。目前生产DDS芯片的

6、厂商主要有:美国的AnalogDevices公司，TI公司，荷兰的Philips公司等，其中Analog Devices公司的产品性价比很好。例如，它推出的DDS芯片AD9852，时钟频率达300MHz，具有相位调制、频率调制、幅度调制和输出占空比可调的方波信号等等功能。由于DDS具有如此多的优点，因此己成为雷达、通信、电子等系统中信号源的首选，在线性调频、扩频和跳频系统、数字广播和高清晰度电视等领域中得到了广泛应用，已逐步成为高性能信号发生器的核心部件。本论文简要介绍了几种目前常用的频率合成方法,着重阐述了DDS的工作原理、性能及其应用。详细给出了采用AD9851研制一个高精度直接数字式频率

7、源的工程实现方法。目 录摘 要Abstract第1章 频率合成技术概述11.1 频率合成技术的概念及主要技术指标11.2 频率合成技术的发展11.3 各种不同频率合成技术的性能方式21.4 DDS技术的发展趋势3第2章 DDS技术的基本原理52.1 DDS的基本工作原理52.1.1 DDS的原理52.1.2 DDS的构成62.1.3 DDS的特点72.2 DDS特性分析92.3 DDS芯片AD985111第3章 系统总体设计153.1技术指标153.2 总体方案153.3 单片机的选型及液晶显示模块的选择15第4章 硬件电路的设计与实现174.1 DDS波形产生电路设计174.2 单片机控制电

8、路设计174.3 低通滤波器设计184.4 功率放大电路设计194.5 峰值检测电路设计214.6 LCD与单片机的连接224.7 电源电路的设计24第5章 软件的设计与实现265.1 软件设计思想265.2 软件基本结构265.3 数据据处理程序275.4 监控程序285.4.1 键盘扫描程序285.4.2 键盘解释程序305.5 DDS（AD9851）的启动和数据传输315.6 显示子程序34第6章 系统总体调试386.1 调试的方法386.2 硬件静态调试386.3 软件调试39小结与致谢40参考文献41附录 总体电路图42高精度高频信号源摘要：频率合成信号发生器是科研、教学试验及各种电

9、子测量技术中很重要的一种信号源。随着科学技术的发展，各种高精度测量对信号源的频率稳定度、准确度及分辨率的要求也越来越高。直接数字频率合成(简称DDS)是一种以固定的精确时钟源为基准，利用数字处理模块产生频率和相位均可调的输出信号的技术。随着超大规模集成电路和微电子技术的发展，现代高性能、高集成度和小体积的DDS产品正快速取代传统的模拟信号频率合成技术，成为了这类问题新的解决方案。本论文简要介绍了几种目前常用的频率合成方法,着重阐述了DDS的工作原理、性能及其应用。同时对其相位噪声和杂散信号进行了分析，主要讨论了DDS的相位截断误差和幅度量化杂散。详细给出了采用AD9851研制一个高精度直接数字

10、式频率源的工程实现方法。实验表明，DDS信号发生器工作稳定，易于实现，输出频率分辨率高，可以满足人们不断提高的要求。关键词：信号源直接数字频率合成AD9851单片机High-accuracyhigh-frequency signal sourceAbstract ：Signal generator of synthesizing frequency is an important source in the field of scientific research, teaching experiment and electronic measurement. With the develop

11、ment of science and technology, the stability, precision and resolution of source are required more and more highly in every field of high precision measurement.Direct digital synthesis (DDS) is a technique for using digital data processing blocks as a means to generate a frequency- and phase-tunabl

12、e output signal referenced to a fixed-frequency precision clock source. With the development of VLSI and microelectronic technology, todays high-performance, functionally-integrated, and small package-sized DDS products are fast becoming an alternative to traditional frequency-agile analog synthesiz

13、er solutions.This paper briefly introduces several currently used frequency synthetic methods, lays emphasis on DDS working principle, performance and application, and analysis of its phase noise and spurious signal. DDS phase truncation error and amplitude quantizing spurious are mainly discussed i

14、n this paper. Then, the paper describes in detail a engineering realization method to work on a direct digital frequency source with high accuracy by adopting a AD9851 chip.By experiments, it has been proved that DDS signal generator has good reliability, ease of implementation and high output frequ

15、ency resolutions, it can meet the peoples continual elevated requiresKEY WORDS:Signal generator, DDS, AD9851,Microcontroller第1章 频率合成技术概述1.1 频率合成的概念及主要技术指标频率合成是指以一个或多个参考频率源为基准，在某一频段内，综合产生并输出多个工作频率点的过程。基于此原理制成的频率源为频率合成器，简称频综。频综的性能需要一系列指标来表征，但由于不同用途的合成器性能差异较大，故难以给出完整的指标系列。这里只给出一些基本的技术指标。1. 频率范围:频综输出最低频

16、率fomin。和输出最高频率fomax之间的变化范围。也常用相对带宽来衡量频率范围:2. 频率切换时间:从发出频率切换的指令开始，到频率切换完成，并进入允许的相位误差范围所需要的时间。它与频率合成的方式紧密相关。3. 谐波抑制和杂散抑制:谐波抑制是指载波整数倍频率处单根谱线的功率与载波功率之比，而杂散抑制指与载波频率成非谐波关系的离散谱功率与载波功率之比，它们表征了频率源输出谱的纯度。频率源中的谐波和杂散主要由频率源中的非线性元件产生，也有频率源内外干扰的影响，还与频率合成的方式有关。4. 长期频率稳定度:频率源在规定的外界条件下，在一定的时间(年、月、日)内工作频率的相对变化，它与所选用的参

17、考源的长期频率稳定度相同。5. 短期频率稳定度:主要指各种随机噪声造成的瞬时频率或相位起伏，即相位噪声，它可以从频域(单边带相位噪声谱密度)和时域来表征。1.2 频率合成技术的发展频率合成技术是现代通讯电子系统实现高性能指标的关键技术之一，很多电子设备的功能实现都直接依赖于所用频率合成器的性能，因此人们常将频率合成器喻为众多电子系统的“心脏”，而频率合成理论也因此在二十世纪得到了飞跃的发展。频率合成技术起源于二十世纪30年代，至今己有六十多年的历史。早期的频率合成器是由一组晶体组成的晶体振荡器，要输出多少个频率点，就需要多少个晶体。频率的切换由人工来完成，频率的准确度和稳定度主要由晶体来决定，

18、很少与电路有关。后来，这种合成方法被非相干合成的方法所代替。非相干合成法虽然也使用了晶体，但它的工作方式是以少量的晶体产生许多频率。与早期的合成方式相比，成本降低了，而稳定性提高了。但是研制由多块开关晶体所组成的晶体振荡器是一个非常复杂的任务，而且成本高，不经济。所以后来科学家又提出了相干合成法.相干合成法是由一个准确度和稳定度达到要求的参考源产生许多频率的方法。它与非相干合成法的主要区别就是在频率合成的过程中所使用的频率源的个数不同。非相干合成法用了许多晶体振荡器，而相干合成只使用了一个参考频率源。因此，在相千合成装置中，输出频率的稳定度和准确度与参考源相同。最早的相干合成法是直接频率合成(

19、Direct Frequency Synthesis)。直接频率合成是利用混频、倍频、分频的方法由参考源频率经加、减、乘、除运算直接组合出所要求的频率的频率合成方法。不过，直接合成也可以用多个基准源通过上述方式得到所需的频率。这种方法由于频率捷变速度快，相噪低使之在频率合成领域占有重要地位，但因直接式频率合成器杂散多，体积大，研究复杂，成本及功耗也令人不可接受，故该方案已基本被淘汰。在直接频率合成之后出现了间接频率合成(Indirect Frequency Synthesis)。间接频率合成包括模拟间接频率合成(注入锁相、模拟环路锁相、取样锁相)，锁频环频率合成，数字锁相频率合成。这种方法主要

20、是将相位反馈理论和锁相技术运用于频率合成领域，它的主要代表是锁相环PLL(Phase-Locked Loop)频率合成，被称为第二代频率合成技术。现在最常用的结构是数摸混合的锁相环，即数字鉴相器、分频器、模拟环路滤波和压控振荡器的组成方式，因具有相噪低，杂散抑制好，输出频率高，价格便宜等优点至今仍在频率合成领域占有重要地位。目前已有许多性能优良的单片PLL频率合成器面市，典型的有Motorola公司的MC 145191, Qualcomm公司的Q3236, National Semiconductor的LMX2325,LMX2326, LMX2330。这极大地推动了PLL频率合成方式的应用。随

21、着数字信号理论和超大规模集成电路VLSI的发展，在频率合成领域诞生了一种革命性的技术，那就是七十年代出现的直接数字频率合成DDS(Direct Digital frequency Synthesis)，它的出现标志着频率合成技术迈进了第三代。1971年3月，J. Tierney和C. M. Tade:等人首先提出了DDS的概念 :利用数字方式累加相位，再以相位之和作为地址来查询正弦函数表得到正弦波幅度的离散数字序列，最后经D/A变换得到模拟正弦波输出。极快的变频速度，变频相位连续，相噪较低，DDS由于具有极高的频率分辨率，易于功能扩展和全数字化便于集成等优点，因此在短短的二十多年里得到了飞速的

22、发展和广泛的应用。1.3 各种频率合成技术的性能分析通过回顾频率合成技术的发展，我们可以总结出各自的性能特点。直接式频率合成的输出信号有相干和非相干两种，可达微秒、亚微秒级的频率切换速度是直接式频率合成技术的主要特色，相噪低也是它的优点。但直接式频率合成器电路结构复杂，体积大、成本较高，研制调试一般比较困难，由于采用了大量的混频、滤波电路，直接式频综很难抑制因非线性而引入的杂波干扰，因而难以达到较高的杂波抑制度。PLL频率合成利用了相位反馈控制原理来稳频，在频率切换速度要求不高，但对相噪、杂散有较高要求时，PLL频率合成有特殊的优势。PLL式频综输出的频率分辨率越高时，其频率切换速度就越慢。如

23、果要提高切换速度，就必须牺牲分辨率，这是PLL的工作机理所致，无法通过性能优化来解决。所以在选择锁相式频率合成时除了考虑频谱纯度外，还要考查其它性能是否满足要求。DDS的全数字结构给频率合成领域注入了新的活力，但也正是全数字结构使DDS有两点不足：输出带宽较窄和杂散抑制较差。由于受数字器件工作速度的限制，特别是数/模转换器DAC的限制，使得DDS工作的时钟频率较低，输出带宽窄，很难直接应用于微波频段。杂散是DDS本身所固有的缺点，且随着输出带宽的扩展，杂散将越来越明显地成为限制DDS发展的重要因素。但是现在有许多DDS芯片抑制了这些问题，只要电路设计得恰当，完全可以将这足限制在最低状态，因此它

24、成了我们这次设计的首选方案。1.4 DDS技术的发展趋势随着DDS技术和VLSI的不断发展，DDS式频综的单片化在九十年代就已完成。由于DDS芯片性能日趋完善，需求量激增，促成了许多DDS芯片生产厂家的出现，如美国的Sciteq公司、AD(Analog Device)公司、Qualcomm公司、Standford Telecom公司、Hams公司及Synegy公司，法国的Omerga公司和Dassult公司等，它们推出了许多性能优越的DDS芯片。由于DDS的诸多优点，使得它在各个领域得到了广泛的应用，开发出适合特殊性能要求的DDS芯片就成为DDS技术的一个发展方向。DDS不但可以用来在雷达领域

25、实现多点或线性调频频率源，还可以用在数字调制方面实现FSK,QPSK, 8PSK等的调制，在扩频通信方面实现CDMA/FH工作方式及任意规律的跳频模式等1)。满足这些性能的芯片已经出现，如AD公司的AD9852, AD9854可实现线性调频、正交输出及各种调制，还有以DDS为核心的QPSK调制器AD9853,数字上变频器AD9856和AD9857，并且AD公司的DDS芯片全都内置DAC，称为Complete-DDS。所以，研究DDS在各个领域的应用是一个非常有意义和前途的课题，有巨大的经济效益和社会效益。输出带宽窄和杂散抑制差一直是限制DDS发展的主要因素，故研制高工作时钟频率和优越杂散性能的

26、DDS芯片成为DDS技术的另一个发展方向。采用GaAs技术输出频率可以在400MHz以上，但是输出带宽的逐步克服并没有解决杂散的问题，通常只能达到-40-50dBc。而一般的CMOS工艺的DDS芯片可达到-70-90dBc，但输出的频率又不高，当采用倍频或变频提高其工作频率时又会使杂散恶化。因此，如何抑制杂散仍然是高速DDS急需解决的问题。频率合成器是当代电子系统的心脏，是决定电子系统性能的关键设备。随着现代无线通信事业的发展，移动通信、雷达、制导武器和电子对抗等系统对频率合成器提出越来越高的要求。低相噪、高纯频谱和高速捷变的频率合成器一直是频率合成技术发展的主要目标，DDS技术的发展将有力地

27、推动这一目标的实现。第2章 DDS技术的基本原理2.1 DDS的基本工作原理2.1.1 DDS的原理直接数字频率合成技术是根据奈奎斯特取样，从连续信号的相位中出发将一个正弦信号取样、量化、编码，形成一个正弦函数表，存于ROM中。合成时，通过改变相位累加器的频率控制字，来改变相位增量，而相位增量的不同将导致一个周期内取样点的不同，改变频率。在采样频率不变的情况下，通过改变相位累加器的频率控制字，将这种变化的相位/幅值量化的数字信号通过D/A变换及低通滤波器(LPF)即可得到合成的相位变化的模拟信号频率。由采样定理可知，所产生信号的频率不高于时钟频率的1/2。图2.1是一个频率是时钟频率1/8的正

28、弦波的相位积累图。单位圆表示出每个时钟周期相位积累/4的过程。圆上的点代表给定时间的相位值，正弦波表示相应的幅值。正弦幅值查询表中有相位对幅值的变化。要注意的是每个时钟周期相位增加/4弧度。通过对单位圆复平面上的采样点的分析，可以得知在频率范围内的任一频率均可以表示为最低输出频率的倍数，即:fo=Kfl 式(2.1)改变频率指数K就可以获得不同的输出频率;用频率指数K的累计代码表示复指数的相位，并用相位累加器产生该相位:通过复指数的相位值，经过计算就可得到正弦函数的取样值。K的不同，影响相位累加器输出的增量，从而改变了频率。如果相位累加器的长度为N位，时钟脉冲频率为fc，频率控制字为K，这时最

29、高进位脉冲的输出频率为K。可见，相位累加器的长度N决定了累加器输出的数字阶梯波的精度，N越大，精度越高，这实际上也决定了脉冲输出DDS的频率分辨率。即当DDS的时钟频率为fc，相位累加器的位数为N，当频率控制字为K时，可得DDS的输出频率为:fo= 式(2.2)由此可见，DDS相当于一个分频器。当K=1时，即可得到DDS的频率分辨率为: fl= 式(2.3)DDS的结构表明:DDS输出信号的频率分辨率是由相位累加器的位数决定;相位分辨率由ROM的寻址位数决定:幅值分辨率由DAC的位数决定。根据奈奎斯特采样定理，对于任意一个频率带宽为f的连续信号f(t)，可以用一系列离散的取样值f(tl), f

30、(tl+T), f(tl+2T),二表示，只要这些取样点的时间间隔T小于1/2f，则这样的表示是完整的，包含了连续信号f(t)的全部信息。因此，对于一个周期的正弦波连续信号，可以沿其相位轴方向，以等量的相位间隔对其进行相位/幅值取样，得到一个周期的正弦波信号的离散相位幅值序列。由于这个取样过程所得到的取样幅值是随正弦波信号幅度连续变化的，仍然是一个模拟量，根据合成波形的精度要求，可以采用最接近的整数值来表示，即对模拟幅值进行量化，量化后的幅值采用相应的二进制数据进行编码。这样就把一个周期的正弦波连续信号转换成为一系列离散的二进制表示的数字量，然后通过一定的手段固化在ROM中，每一个存储单元的地

31、址即是相位取样地址，存储单元的内容就是已经量化的正弦波形幅值。这样的ROM就构成了一个与2周期内相位取样相对应的正弦函数功能表，因它存储的是正弦波形幅值，所以又称作正弦波形存储器。在直接数字合成器中，正弦波形存储器的字节数决定了相位量化误差。由于D/A转换器实际上是以固定的时钟频率fc来对不同的正弦波进行取样合的，随着输出频率的增加，相位取样数目减少，相位量化误差加大，量化噪声和杂波加大，根据采样定理的条件即合成一个输出波形.在每一个周期至少需要两个采样点的要求，DDS在理论上输出的最大频率，但在实际工作中，。2.1.2 DDS构成DDS是由标准晶振参考源、频率控制寄存器(FCR)、相位累加器

32、(PA),波形查询表ROM组成。其中，相位累加器是由相位加法器和相位累加寄存器组成。其基本原理结构如图2.2所示，图中的参考频率源(SYS CLK)是一个高稳定的振荡器，其输出信号用于提供DDS中各部件同步工作。N位频率控制寄存器用于接收外部控制器送来的频率控制字，并把这些数据送到N位相位累加器中的相位加法器数据输入端。每来一个时钟脉冲，相位加法器就将频率控制寄存器输出的频率控制字与相位累加寄存器输出的相位数据相加，相加后的结果送至相位累加寄存器的数据输入端。相位累加寄存器则将相位加法器在上一时钟周期作用后所产生的新相位数据反馈到相位加法器的输入端，以使相位加法器在下一个时钟的作用下继续与频率

33、控制字相加。这样，相位累加器在参考频率时钟的作用下，不断对频率控制字进行线性相位累加，当相位累加器产生一次溢出时，则完成一次周期性操作，这个周期就是DDS合成信号的周期，相位累加器的溢出频率就是DDS输出的信号频率。相位累加器实际上就是以2N为基准、受频率控制字控制而改变的计数器，它累积了每一个参考时钟内合成信号的相位变换，输出的数据对应于等时间间隔内合成信号的相位。用这些数据作为地址，对正弦幅值查询表ROM进行寻址，经正弦幅值查询表ROM进行相位一幅值转换，这样即可在给定的时间上确定合成器输出的波形幅值。频率 输出控制频率字Kf0参考频率源fc NCO 图2.2 DDS原理框图Nbits相位

34、累加器正弦波形查找表DACLPFDDS技术是建立在采样定理的基础之上的，可以看作是采样、量化、编码的逆过程。我们知道，任何波形的时域形式都是时间与幅度的一种对应关系，这是由波形的三个参数 频率、相位和幅度决定的。而事实上，对于一种确定的波形，其相位和幅度的关系也是确定的。DDS就是利用相位和幅度的确定关系来实现波形的存储的，即是将一个周期的正弦波形按照一定的相位间隔和幅度精度存在波形查询表ROM中。根据采样定理，再现各采样时刻的幅度即得所要合成的信号，理论上，合成信号的频率不超过采样时钟频率的一半。采样时钟一定，信号频率不同，样点数也不同。这样就可根据采样时钟频率以及相位累加器的位数计算出与所

35、要合成的频率相对应的采样间隔，即频率控制字，相位累加器在时钟的触发下对该频率控制字进行累加，就可产生信号的相位，然后去寻址正弦幅值查询表ROM，得到采样时刻的波形幅值信息，再经过DAC形成模拟波形，低通滤波后就得到所要合成的模拟信号。2.1.3 DDS的特点DDS是现代新型的频率合成技术，具有模拟频率合成和锁相环技术无法比拟的优点，是改善和简化频率合成技术的有力工具。基于DDS的结构和工作原理，可以看出它具有下列特点:(1) DDS具有极高的频率分辨率从原理上可以看出，DDS是用高稳定的固定时钟频率对所要合成的信号进行相位取样的。单位时间内取样量越大，则合成的频率越低。取样量的大小是由可程控的

36、频率控制字决定的。由公式(2.2)可知，fl即为频率分辨率，它只由参考时钟频率和相位累加器的位数决定。对于一个48位的相位累加器来说，当系统时钟为几百兆赫兹时，可以方便的实现几uHz的分辨率。如果是采用锁相合成技术实现相同的分辨率，则得采用较复杂的小数分频电路，使设备变得复杂庞大。(2) DDS具有极宽的相对带宽根据采样定理，DDS的最高输出频率应小于采样时钟频率的1/2，在实际应用中，考虑到低通滤波器的非线性影响，因此一般只能达到fo的40% ，此时DDS的相对带宽为 式(2.4)对于一个48位的相位累加器来说，这个数字是一个天文数字，其超宽的相对带宽是传统频率合成技术无法比拟的。(3) D

37、DS具有极短的频率转换时间DDS是一个开环系统，无反馈环节，因此合成频率的转换时间主要由低通滤波器的延迟时间来决定，这使得DDS的调谐时间比用锁相环合成频率的方法要快几个数量级。这是DDS系统的一个非常重要的特点，更扩大了它的应用。(4) DDS具有在频率转换时相位保持连续的特点从DDS的原理可知，在改变DDS的输出频率时，实际上改变的是每次的相位增量，即改变相位函数的增长速度。当频率控制字K从K1变为K2之后，它是在已有积累相位之上再次累加一个相位，相位函数的曲线是连续的，只是在改变频率的瞬间其斜率发生了突变，因而保持了输出信号相位的连续性。PLL的相位虽然是连续的，但因VCO的惰性，频率转

38、换时间较长。在现代雷达、跳频等通信系统的应用中，当频率捷变时，如果相位是连续的，可以避免相位信息的丢失，相位的不连续会导致频谱的扩散，不利于频谱资源的有效利用。对于大惯性的控制系统，相位的突变还会造成对系统的冲击。(5) DDS具有任意波形输出能力从前面的DDS工作原理可以看出，DDS之所以输出的是正弦波，完全是由正弦波形查询表ROM中所存的函数决定的。若在正弦波形查询表ROM中存入所需要的其它波形查询表，DDS就可输出相应的周期性波形。因此，对于任意周期性波形，只要满足采样定理，那么不管该波形形状如何，都可以通过更新波形查询表中的数据来实现。(6) DDS具有数字调制功能DDS的全数字的相位

39、控制功能，使DDS在设计中可以方便的利用频率控制字K直接调整输出信号的频率与相位，很容易实现数字调频FSK和调相PSK。很多集成DDS器件都具有数字调制功能。综上所述，DDS的性能在相对带宽、频率分辨率、快速频率转换、相位连续性、数字调制等方面已远远突破了传统频率合成技术的水平。它的一个主要缺点是合成的信号频率较低，在高频情况下会产生波形衰减。但随着集成电路工艺的提高，合成信号的频率也在不断提高。2.2 DDS的特性分析对于DDS的特性，主要从以下几个方面进行分析1、DDS的噪声与杂散性DDS是利用数字技术，先构成离散信号再变换成模拟信号输出的，因而噪声与杂散是不可避免的，这方面性能的好坏需特

40、别加以关注。DDS产生噪声和杂散的因素主要有:1. 相位量化引起的相位量化噪声，包括相位累加器有限字长和由于ROM 位数比相位累加器位数少，不可避免的截位效应所引起的噪声;2. DAC幅度量化误差引起的幅度量化噪声;3. DAC的非理想特性，包括非线性性能和所生成阶梯波中有尖峰之类而引起的杂散输出，或称DAC的新增噪声。其中，DAC的新增噪声主要取决于DAC的器件性能与DDS的系统设计无直接关系。在合成频率较低时它的影响不会很严重，在合成频率较高时可能成为DDS的输出噪声的主要来源之一。在DAC的应用中有一些技术，比如通过采样一保持，可以改善它的噪声性能。DAC的幅度量化噪声则主要取决于它的位

41、数，位数越多则幅度量化噪声也就越小。设DAC的位数为D，可以近似认为由幅度量化噪声所引起的信噪比:式(2.5)以dB计算:SNRA =6.02D-8.3 式(2.6)相位量化噪声是影响DDS输出噪声和杂波的重要因素。从理论上讲，由此引起的噪声和杂散是完全有规律的，它的频谱结构可以分析得到的，并且可以通过系统参数设计，使输出的噪声和杂散减小或远离主载波，以便于后续滤波器滤除。但是，在工程实践中这是一个极其复杂的问题，目前还没有一个可供工程实用的设计依据。目前一般集成DDS产品的指标在4575 dB不等，有的性能更好可达到锁相环频率合成的一般水平。DDS的输出噪声与杂散性能从原理上讲幅度量化噪声受

42、限于DAC的位数D,相位量化噪声受限于相位累加器有效输出位A，只要将D和A加大即可改善其性能，但这会大大提高产品的成本。目前一般的集成DDS产品，其D=813，也有的A=1416的产品，这些产品的价格相对还是比较昂贵的。相信不久的将来一定能开发出低成本的，D和A值更大的产品，使DDS输出频谱质量得到进一步改善。2、 DDS的频谱纯度分析一个DDS系统的频谱纯度取决于许多因素，包括时钟源的相位噪声，到正弦波形查询表寻址的相位位数(相位范围，这是DDS的内部工作不受外部影响)，正弦波形查询表的输出位数(幅值范围)。D/A转换器、低通滤波器和电路板的设计也会影响到DDS输出的正弦波形的频谱纯度。其中，D/A转换器的线性化和短时脉冲干扰对于生成的正弦波的频谱纯度尤其重要。因此，电路印制版设计的好坏是限制直接数字频率合成器噪声的关键