完整版场效应管FET课件.ppt

《完整版场效应管FET课件.ppt》由会员分享，可在线阅读，更多相关《完整版场效应管FET课件.ppt（65页珍藏版）》请在三一办公上搜索。

1、1.,基本知识概述,2.,分类、命名、标识、结构,3.,制程及工艺,4.,基本特性,5.,应用,6.,常见失效模式及案例分析,7.Derating,标准及其测试方法,1.1 MOSFET,的基本知识,1.1.1,概述,场效应管是一种利用电场效应来控制其电流大小的半导,体器件。这种器件不仅兼有体积小、重量轻、耗电省、封装,外型脚数少、散热好、寿命长等特点，而且还有输入阻抗高、,噪声低、热稳定性好、抗辐射能力强和制造工艺简单,存在,零温度系数工作点等优点，因而大大地扩展了它的应用范围，,特别是在大规模和超大规模集成电路得到了广泛的应用。,根据结构的不同，场效应管可分为两大类：结型场效应,管（,JF

2、ET,）和金属,-,氧化物,-,半导体场效应管（,MOSFET,）。,然而由于场效应管输入阻抗很高，栅极的感应电荷不易,泻放，且二氧化硅绝缘层很薄，栅极与衬底间的等效电容,很小感应产生的少量电荷即可形成很高的电压，容易击穿,二氧化硅绝缘层而损坏管子。存放管子时应将栅极和源极,短接在一起，避免栅极悬空。进行焊接时烙铁外壳应接地,良好，防止因烙铁漏电而将管子击穿。,本文从场效应管的结构、特性出发，阐述其工作原理、应,用、失效条件、以及,Derating,测试参数、测试方法。,2.1.,分类、命名、标识、结构,2.1.1,按,结构,分，有两类,1.,结型,JFET,(Junction type Fi

3、eld Effect Transistor),利用半导体内的电场效应进行工作，也称为体内场效应器件。,a,：,JFET,的概念图,b:JFET,的符号,门极的箭头指向为,p,指向,n,方向，分别表示内向为,n,沟道,JFET,，外向为,p,沟道,JFET,。,2.,绝缘栅型,IGFET,(Insulated Gate Field Effect Transistor),也称金属氧化物半导体三极管,MOSFET,（,Metal Oxide Semiconductor FET,）,根据,Vgs,0V,时是否有导电沟道,MOS,管又分为：,N,沟道增强型,N,沟道耗尽型,P,沟道增强型,P,沟道耗尽型

4、,如图增强型,MOS,管,（,N,型及,P,型导电通道）,各种结构的,FET,均有门极、源极、漏极,3,个端子，将这些与双极性晶体管的各端子对应如下表所示。,根据,JFET,、,MOSFET,的通道部分的半导体是,p,型或是,n,型分别有,p,沟道元件，,n,沟道元件两种类型,FET,双极性晶体管,漏极,栅极,源极,集电极,基极,发射极,JFET,是利用,PN,结反向电压对耗尽层厚度的控制，来改变导电沟道的宽,窄，从而控制漏极电流的大小。而,MOSFET,则是利用栅源电压的大小，来改,变半导体表面的感生电荷的多少，从而控制栅源极电流的大小。,3.1,相关制程及工艺,一、半导体制造技术从大的方面

5、可以分为,：,设计,芯片工艺,封装工序,具体制造流程如下：,完成功能设计和电路设计以后，用图形化的掩模版图在硅基片上形成该,图形（常称图形转移），由氧化、扩散、光刻、腐蚀、离子注入、,CVD,（,Chemical Vapor Deposition,化学气相沈淀）和金属化等技术的组合，形成,硅片工序，从而制成,LSI,芯片。然后，经过划片、装配、键合和塑封（或壳,装）等组装工序并作封闭检验之后，硅,LSI,就完成了。,制造工艺流程图,功能、系统设计、逻辑设计,系统设计、逻辑设计,电路设计,、版图设计,硅片材料工程,硅片工艺,掩模版制作工艺,制作掩模原版,制作光刻版,拉单晶,切片,硅片研磨抛光,氧

6、化、扩散,光刻,腐蚀,CVD,金属化,组装工艺,划片,装配,键合,塑封,/,管壳封,检验工程,产品检验,可靠性试验,成品,芯片工艺,掺杂,图形生成,扩散,离子注入,光刻,腐蚀,CVD,薄膜生成,金属化,氧化,从工作任务来分，可以将芯片工艺归纳为掺杂、图形生成和薄,膜生成三类：,?,1,、掺杂依靠扩散或离子注入实现，它是通过控制进入硅基片的杂,质类型、浓度、进入区域等因素以形成元件和正常工作的器件的基,本工艺。,?,2,、图形生成是为了进行选择性元件形成和配置、元件隔离、元件,间布线的图形加工技术。包含光刻和腐蚀技术。,?,3,、薄膜的生成除了形成硅表面保护膜、开头控制栅膜、层间绝缘,膜、元件间

7、隔离等的热氧化膜的氧化之外，还包括形成氮化硅膜、,多晶硅膜的,CVD,、金属布线用的金属溅射等。,这些基本工艺间的关系是，将光刻、腐蚀多次插入循环往复地进,行着的扩散、离子注入、氧化、,CVD,和溅射等工序之间。,?,二、工序简介,?,氧化,：,将硅片放置在高温氧气气氛中进行的工序。方法有：在,水蒸汽中进行加热的湿氧氧化和在氧化气氛中加热的干氧化两种,方法,是使硅原子与氧结合，成为,SiO,2,，即变成硅氧化物。,定厚度和距离的选择性氧化膜来实现。,?,元件隔离：,为防止元件之间的相互干扰，可以采取生成具有一,?,栅氧化膜：,是,MOS,的基本结构，即形成金属,-,氧化膜,-,硅,MOS,结,

8、构的氧化膜层。这层氧化膜的质量密切关系到,MOS,晶体管的特性,和可靠性，被称为晶体管的心脏。,?,如今，氧化膜有阻挡离子注入、气相扩散等杂质扩散的掩模作用，,也可以灵活地用作对必要的区域选择性掺杂的掩蔽材料。,?,扩散：指杂质从浓度高处向低处流动（扩散）所引起的现象。扩散由,杂质、温度、物质决定的扩散系数来规定。一般，硅片工艺中作为掺杂,原子的常用磷（,P,）、砷（,As,）、硼（,B,）。向硅片扩散磷、砷杂质时，,可使硅片成为,n,型，而扩散硼质质时，将成为,p,型。,三、关键原材料检验规程简介,?,芯片,?,包装,、外观,、电参数,?,判定标准,:,1,、芯片的包装盒无破损，芯片之间应有

9、隔离。,2,、芯片的面积要求,1/3,的圆片，不变形。,3,、芯片表面有钝化膜，无脱落，无一条以上的划伤线或裂纹线，无两个小圆圈以,上的水迹。压焊电极铝层无严重发黄。,4,、芯片背面金属化层不发黑和无三条以上的擦伤线。,5,、电参数允许有二只不符合规范值的管芯，允许有二只,HFE,、,gm,输出特性为小电,流复合的管芯。测试,VCEO/VDSS,时允许有二只击穿点大于规范值。而击穿特性不,符合,1.3,格要求的管芯,(1.3,格为图示仪的一大格三小格,),。,VCEO/VDSS,击穿特性的,检查都用,IC/ID-500uA,条件。,?,金丝,?,1,、外观,2,、抗拉强度,?,判定标准：,1,

10、、金丝粗细均匀，不应有凹凸点,.,2,、金丝表面干净无污物,无霉点,.,3,、金丝绕线紧凑,排列整齐、无松动，出线顺畅。,4,、在,压焊机上进行压焊，金丝承受的拉力应符合：,(,20m,金丝：,23mN),、,(23,、,25.4m,金丝：,29mN),、,(30m,金丝：,39mN),、,(50m,金丝：,100mN),?,塑料,?,1,、型号、产地、贮存期,2,、工艺试用,?,判定标准：,1,、型号、产地与材料清单相符，且在贮存期内。,2,、塑封料应符合塑封工艺要求，塑封后产品的塑料部分应有良,好的光泽。,3,、试封出来的管子在高压锅内作高压蒸煮试验，时间为,8,小时，,压力为,0.11,

11、0.13Mpa,，温度为,121,124,。试验后取出管子，,在常态下恢复,4,小时，测试,hFE,和,ICBO,参数，,HFE,允许有,20%,的变化，,ICBO,不超过试验前的,2,倍。,?,框架,?,1,、外观,2,、粘片、压焊面、,3,、尺寸,4,、可焊性,?,判定标准：,1,、框架片镀银面应光亮、不发灰、不发黄。,2,、框架片放在玻璃平面上应平直，不歪扭、不翘起。粘片和压焊部位应平,整不歪扭。,3,、经粘片和压焊工序后银层不起泡。,4,、芯片与框架片之间的推力为,784mN,。,5,、金丝压焊后的压点拉力应符合：,(,20,m,金丝：,23mN),、,(,23,、,25.4,m,金丝

12、：,29mN),、,(,30,m,金丝：,39mN),、,(,50,m,金丝：,100mN),。,6,、框架片在塑封时不漏胶、不踩片。,7,、上锡后的引脚均匀光亮，用焊槽法检验其可焊性，浸润良好面积大于,95%,。,四、,微,电,子,封,装,技,术,1,、,芯片粘接方法,(1)Au-Si,合金共熔法：芯片背面要淀积,Au,层，所固定的基板上也要有金属化层（一般为,Au,或,Pd-,Ag,）。因为在约,370,时,Au,和,Si,有共熔点，该温度下,Au,和,Si,的比例为,69,：,31,。,（,2,）,Pb-Sn,合金片焊接法：芯片背面用,Au,层或,Ni,层均可，基板导体除,Au,、,Pd

13、-Ag,外，也可以是,Cu,；,也应在保护气氛炉中烧结，烧结温度视,Pb-Sn,合金片的成分而定。这是使,Pb-Sn,合金片熔后各金属间,的焊接。,（,3,）导电胶粘接法：导电胶是含银而具有良好导热、导电性能的环氧树脂。这种方法不要求芯片背,面和基板具有金属化层，芯片粘接后，采用导电胶固化要求的温度和时间进行固化。可在洁净的烘,箱中完成固化，操作起来简便。,上述三种方法均适用于晶体管或小尺寸的,IC,。,（,4,）有机树脂基粘接法：对于各种大尺寸的,IC,，只要求芯片与基板粘接牢固即可。有机树脂基的配,方应当是低应力的，对于粘接有敏感受性的,IC,芯片（如各类存储器），有机树脂基及填料还必须去

14、,除,a,粒子，以免粘接后的,IC,芯片在工作时误动作。,注意：各类有机粘接剂都是高分子材料，均需经过硫化或固化，达到高分子间的交联。在此过程中，,往往要产生一些低分子挥发物，,要令其挥发掉。产生的挥发物随温度的高低和时间的长短而有所不,同。为使其反应充分，又不让挥发物大量聚集，产生气泡，或因挥发物急剧逸出，开成许多固化后,的通道，造成粘接面积大大减小，粘接力大为减低，以致给产品的可靠性带来巨大危害，因此，各,类有机粘接剂应按照室温、中低温、高温、恒温、自然降温的合适温度梯度和时间顺序进行固化。,这样均匀地固化，还可减小固化应力。,此外，高分子化合物都有随时间自动降解的作用，温度越低，自动降解

15、越弱。因此，各类粘接剂一,般都有储存使用的有效期。,2,、芯片互连技术,芯片互连技术主要有,（,1,）引线键合（,Wire Bonding,，简称,WB,）：热压焊、超声焊和热压超声焊（金丝球焊）。,WB,焊接灵活,方便，焊点强度高，通常能满足,70um,以上芯片焊区尺寸和节距的焊接需要。,（,2,）载带自动焊（,Tape Automated Bonding,，简称,TAB,）：单层带、双层带、三层带和双金属带几种。,TAB,的综合比,WB,优越，特别是具有双层或三层载带的,TAB,不公能实现自动焊接，且对芯片可预先筛选、,测试，使所有安装的,TAB,芯片全是好的，这对提高装成品率、提高可靠性

16、和降低成本均有好处。,倒装焊（,Flip Chip Bonding,，简称,FCB,）：是芯片面朝下、将芯片焊区与基板焊区直接互边的技术。综合,性能最好。,在微电子封装中，半导体器件的失效约有,1/41/3,是由芯片互连引起的，故芯片互边对器件长期使用的可,靠性影响很大。在传统的,WB,中，互连引起的,失效主要表现为,：引线过长，与裸芯片易搭接短路，烧毁芯,片；压焊过重，引线过分变形，损伤引线，容易造成压焊处断裂；压焊过轻，或芯片焊区表面太脏，导,致虚焊，压焊点易于脱落；压焊点压偏，或因此键合强度大为减小，或造成压焊点间距过小而易于短路；,此外，压点处留丝过长，引线过紧、过松等，均易引起器件过

17、早失效。,在,TAB,和,FCB,中也存在,WB,中的部分失效问题，同时也有它们自身的特殊问题，如由于芯片凸点形变不一,致，从而造成各焊点的键合强度有高有低；由于凸点过低，使集中于焊点周围的热应力过大，而易造成,钝化层开裂；面阵凸点,FCB,时，由于与基板不区配，芯片的焊点应力由中心向周边逐次升高，轻者可引起,封装基板变形，重者可导致远离芯片中心的凸点焊接处开裂失效等。,WB,、,TAB,、,FCB,，无论是与芯片焊区的金属（一般为,Al,、,Au,）互连（内引线焊接）还是与封装外壳引线,及各类基板的金属化层互连（外引线焊接），都存大着生成金属间化合物的问题。如,Au-Al,金属化系统，,焊接

18、处可能形成的金属间化合物就有,Au2Al,、,AuAl,、,AuAl2,、,Au4Al,、,Au5Al,等多种，这些金属间化合物,的晶格常数、膨胀系数及形成过程中体积的变化都是不同的，而且多是脆性的，导电率都较低。因此，,器件在长期使用或遇高温后，在,Au-Al,压焊处就出现压焊强度降低以及接触电阻变大等情况，最终可导致,器件在此开路或器件的电性能退化。这些金属间化合物具有多种颜色，看上去呈紫色，故称“紫斑”；,而,Au2Al,呈白色，则称“白斑”其危害性更大。,Au-Al,压焊还存在所谓“柯肯德尔效应“，即在接触面上造成空洞。其原因是在高温下，,Au,向,Al,中迅速扩,散，形成,Au2Al

19、,（白斑）所致，同样易引起器件的失效。,3,、引线键合（,WB,）技术,?,WB,是将半导体芯片焊区与微电子封装的,I/O,引线或基板上的金属布线焊区用金属细丝连接起来的工艺,技术。焊区金属一般为,Al,或,Au,，金属丝多是数十微米至数百微米直径的,Au,丝、,Al,丝和,Si-Al,丝。焊接方,式主要有热压焊、超声键合（压）焊和金丝球焊三种。,4,、插装元器件的封装技术,概述：各类晶体管的封装类型主要有玻封二极管和金属封装的三极管。普通管有,3,根长引线，高频管或,需要外壳接地的晶体管有,4,根长引线，晶体管的金属底座与,C,极相通，而,e,、,b,两极则通过金属底座的开孔，,用玻璃绝缘子

20、隔离，金属帽与金属底座的边缘进行密封焊接，就构成至今仍沿用的,TO,型金属,-,玻璃绝缘,子全密封封装结构。,插装元器件的分类与特点,按外形结构分类：有圆柱形外壳封装（,TO,）、矩形单列直插式封装（,SIP,）、双列直插式封装（,DIP,）,和针栅阵列封装（,PGA,）等。,按材料分类：金属封装、陶瓷封装和塑料封装等。（引脚节距多为,2.54mm.),TO,型金属封装技术工艺是：先将芯片固定在外壳底座的中心，常常采用,Au-Sb,合金（对,NPN,管）共熔法,或者导电胶粘接固化法使晶体管的接地极与底座间形成良好的欧姆接触；对于,IC,芯片，还可以采用环氧,树脂粘接固化法；然后在芯片的焊区与接

21、线柱间用热压焊机或超声焊机将,Au,丝或,Al,丝连接起来；接着,将焊好内引线的底座移至干燥箱中操作，并通以惰性气体或,N2,，保护芯片；最后将管帽套在底座周围,的凸缘上，利用电阻熔焊法或环形平行缝焊法将管帽与底座边缘焊牢，并达到密封要求。,5,、,TO,型塑料封装技术,先将,I/O,引线冲制成引线框架，然后在芯片焊区将芯片固定，再将芯片的各焊区用,WB,焊到其他引,线键合区，这就完成了装架及引线焊接工充，接下来就是完成塑封工序这一步。先按塑封件的大,小制成一定规格的上下塑封模具，模式具有数十个甚至数百个相同尺寸的空腔，每个腔体间有细,通道相连。将焊接内引线好的引线框架放到模具的各个腔体中，塑

22、封时，先将塑封料加热到,150180,，待其充软化熔融后，再加压将塑封料压到各个腔体中，略待几分钟固化后，就完成,了注塑封装工作，然后开模，整修塑封毛刺，再切断各引线框架泌要的连接部伯，就成为单独的,TO,塑封件了。然后切筋、打弯、成形和镀锡。工艺中如何控制好模塑时的压力、粘度，并保持,塑封时流道及腔体设计之间的综合平衡，是优化模塑器件的关键。,4.1.,基本特性,4.1.1,JFET,的基本特性,?,?,首先，门极,-,源极间电压以,0V,时考虑（,VGS=0,）。在此状态下漏极,-,源极间电压,VDS,从,0V,增加，漏,电流,ID,几乎与,VDS,成比例增加，将此区域称为非饱和区（可变电

23、阻区）。,VDS,达到某值以上漏电,流,ID,的变化变小，几乎达到一定值。此时的,ID,称为饱和漏电流（有时也称漏电流用,IDSS,表示。此,区域称为饱和导通区（恒流区）。当,VDS,过大则进入击穿区。,其次在漏极,-,源极间加一定的电压,VDS(,例如,0.8V),，,VGS,值从,0,开始向负方向增加，,ID,的值从,IDSS,开,始慢慢地减少，对某,VGS,值,ID=0,。将此时的,VGS,称为门极,-,源极间遮断电压或者截止电压，用,VGS,(off),或,Vp,表示。,n,沟道,JFET,的情况，则,VGS(off),值为负,测量实际的,JFET,对应,ID=0,的,VGS,因为很困

24、,难。因此实际应用中将达到,ID=0.1,10A,的,VGS,定义为,VGS(off),的情况多些。,关于,JFET,为什么,表示这样的特性，用图,4.1.2,作以下简单的说明。,JFET,的工作原理用一句话说，就是,漏极,-,源极间流,经沟道的,ID,，用以门极与沟道间的,pn,结形成的反偏,的门极电压,Vgs,控制,ID,。更正确地说，,ID,流经通,路的宽度，即沟道截面积，它是由,pn,结反偏的变化，,产生耗尽层扩展变化控制的缘故。,在,VGS=0,的非饱和区域，图,4.1.2(a),表示的耗尽层的,扩展因为不很大，根据漏极,-,源极间所加,VDS,的电场，,源极区域的某些电子被漏极拉去

25、，即从漏极向源极,有电流,ID,流动。达到饱和区域后，从门极向漏极扩,展的过度层将沟道的一部分构成堵塞型，,ID,饱和。,将这种状态称为夹断。这意味着耗尽层将沟道的一,部分阻挡，并不是电流被切断。,在耗尽层由于没有电子、空穴的自由移动，在理想,状态下几乎具有绝缘特性，通常电流也难流动。但,是此时漏极,-,源极间的电场，实际上是两个耗尽层接,触漏极与门极下部附近，由于漂移电场拉去的高速,电子通过耗尽层。如图,4.1.2(b),所示的那样，即便再,增加,VDS,，因漂移电场的强度几乎不变产生,ID,的,饱和现象。,其次，如图,4.1.2(c),所示，,VGS,向负的方向变化，让,VGS=VGS(o

26、ff),，此时耗尽层大致成为覆盖全区域,的状态。而且,VDS,的电场大部分加到耗尽层上，将,电子拉向漂移方向的电场，只有靠近源极的很短部,分，这更使电流不能流通,4.1.2,实际的传输特性包括,JFET,本身的结构参数，例如沟道部分的杂质浓度和载体移动性，以致形状、,尺寸等，作为很麻烦的解析结果可导出如下公式（公式的推导略去）,公式一,作为放大器的通常用法是,VGS,、,VGS(off)0,（,n,沟道），,VGS,、,VGS(off)0,（,p,沟道）。公,式一用起来比较困难，多用近似的公式表示如下,公式二,将此式就,VGS,改写则得下式,公式三,若说公式二是作为,JFET,的解析结果推导出

27、来的，不如说与实际的,JFET,的特性或者与公式一很一致,的，作为实验公式来考虑好些。图,4.1.3,表示式一、式二及实际的,JFET,的正规化传输特性，即以,ID,/IDSS,为纵坐标，,VGS/VGS(off),为横坐标的传输特性。,n,沟道的,JFET,在,VGS 0,的范围使用时，因,VGS(off)0,，,VGS/VGS(off)0,，但在图,4.1.3,上考虑与实际的传输特性比较方便起见，将原点向左,方向作为正方向。但在设计半导体电路时，需要使用方便且尽可能简单的近似式或实验式。,公式二,公式一,4.1.3,4.1.2 MOSFET,工作原理与特性曲线,我们知道一般三极管是由输入的

28、电流控,制输出的电流。但对于场效应管，其输,出电流是由输入的电压（或称场电压）,控制，可以认为输入电流极小或没有输,入电流，这使得该器件有很高的输入阻,抗，同时这也是我们称之为场效应管的,原因。,特性曲线,1,、转移特性曲线,I,D,=,f,(,V,GS,),?,V,DS,=const,2,、输出特性曲线,I,D,=,f,(,V,DS,),?,V,GS,=const,三区：,可变电阻区,恒流区（饱和区）,夹断区（截止区）,工作原理,1,、开启沟道（当,VDS=0),V,GS,控制沟道宽窄,增强型,MOS,管,0V,窄,V,GS,=,V,T,（,开启电压,),反型层,+,宽,当,VGS,Cons

29、tant,V,DS,的,控制,作用,0,电位梯度,楔形,沟道,预夹断,+,4.1.3,主要参数,(1),直流参数,V,T,开启电压,(,增强型,)|VDS=const,V,GS,?,V,T,时，,I,D,?,0,I,DSS,饱和漏极电流,V,GS,=0,时所对应的最大,I,D,R,GS,输入电阻,约,10,9,10,15,(2),交流参数,g,m,低频跨导,反映,V,GS,对,I,D,的控制作用,g,m,=,?,I,D,/,?,V,GS,?,V,DS,=const(,单位,mS)(,毫西门子,),g,m,可以在转,移特性曲线上求取，即曲线的斜率,(3),安全参数,V,BRXX,反向击穿电压,X

30、X,：,GS,、,DS,V,（,BR,）,DS,是指发生雪崩击穿、,Id,开始急剧上升时的,V,DS,值,。,由于加到,PN,结上的反向,偏压,与,V,GS,有关，因此,V,GS,越负，,V,（,BR,）,DS,越小。,V,（,BR,）,GS,是输入,PN,结反向电流开始急剧增加时的,V,GS,值。,P,DM,最大漏极功耗,由,P,DM,=,V,DS,I,D,决定,做开关管使用时目前用,Ron I,D,2,、开启瞬间功率、关闭瞬间功率来决定,P,DW,=Prds(on)Loss+Pswon+Pswoff,伏安特性曲线比较表,图示为各类场效应三极管的特性曲线,N,沟,道,增,绝,强,缘,型,栅,

31、场,效,应,管,P,沟,道,增,强,型,绝,缘,栅,场,效,应,管,N,沟,道,耗,尽,型,P,沟,道,耗,尽,型,结,型,场,效,应,管,N,沟,道,耗,尽,型,P,沟,道,耗,尽,型,4.2,双极型和场效应型三极管的比较,双极型三极管,结构,NPN,型,PNP,型,C,与,E,一般不可倒置使用,载流子,多子扩散少子漂移,输入量,控制,电流输入,场效应管,(,单极型三极管,),结型耗尽型,N,沟道,P,沟道,绝缘栅增强型,N,沟道,P,沟道道,绝缘栅耗尽型,N,沟道,P,沟道,D,与,S,有的型号可倒置使用,多子漂移,电压输入,电流控制电流源,CCCS(,),电压控制电流源,VCCS(,g,

32、m,),双极型三极管,噪声,温度特性,较大,受温度影响较大,场效应三极管,较小,较小，可有零温度系数点,输入电阻,几十到几千欧姆,静电影响,集成工艺,不受静电影响,不易大规模集成,几兆欧姆以上,易受静电影响,适宜大规模和超大规模集成,增强型的,MOSFET,是使,PN,结正向偏置而产生较大的,栅电流，破坏了它对漏极电流的控制作用。而耗尽型由于,自身绝缘层的存在，并不会产生,PN,结的正向电流，而是,在沟道中感应出更多地负电荷。,5.1,FET,放大电路应用,双极型三极管,场效应三极管,CCCS VCCS,两点不同,：,受控源类型,偏置电路,5.1.1,共源放大电路,共源,共射,(1),静态分析

33、（,Q,：,V,GS,、,I,D,、,V,DS,）,据图可写出下列方程：,V,GS,=,V,G,V,S,=,I,D,R,I,D,=,I,DSS,1,(,V,GS,/V,P,),2,V,DS,=,V,DD,I,D,(,R,d,+R,),自给式,直流偏置电路,电压放大倍数,g,m,V,gs,(,R,d,/,R,L,),?,-,g,R,V,o,m,L,?,-,A,v,?,V,i,V,gs,.,R,L,?,R,d,/,R,L,?,?,g,m,r,be,输入电阻,输出电阻,R,i,?,V,i,I,i,.,?,R,g,R,L,?,V,s,?,0,V,o,R,o,?,I,o,?,R,d,5.1.2,共漏放大

34、电路,共漏,共集,(1),静态分析,V,G,=,V,DD,R,g2,/(,R,g1,+R,g2,),V,GS,=,V,G,V,S,=,V,G,I,D,R,I,D,=,I,DSS,1,(,V,GS,/V,P,),2,V,DS,=,V,DD,I,D,R,分压式,直流偏置电路,(2),交流分析,电压放大倍数,V,o,?,g,m,V,gs,(,R,/,R,L,),?,g,m,R,L,A,v,?,V,i,V,gs,?,g,m,V,gs,(,R,/,R,L,),1,?,g,m,R,L,(,R,?,L,?,R,/,R,L,),输入电阻,R,i,?,R,g,?,(,R,g1,/,R,g2,),输出电阻,V,o

35、,R,o,?,I,o,R,L,?,0,V,s,?,0,V,o,V,o,?,I,o,?,1,R,g,m,V,o,-,g,m,V,gs,I,o,?,R,V,o,-,V,gs,V,o,1,?,R,/,R,o,?,I,o,g,m,5.2.1,三种组态放大电路比较,动态性能比较表,:,?,?,g,m,r,be,CE/CB/CC,CE,:,A,v,?,-,?,R,L,r,be,(,1,?,?,),R,L,CC,:,A,v,?,r,be,?,(,1,?,?,),R,L,?,R,L,CB,:,A,v,?,?,r,be,CS/CG/CD,CS,:,A,v,?,-,g,m,R,L,g,m,R,L,CD,:,A,v

36、,?,1,?,g,m,R,L,CG,:,A,v,?,?,g,m,R,L,A,v,R,i,CE,:,R,b,/,r,be,CC,:,R,b,/,r,be,?,(,1,?,?,),R,L,CB,:,Re/r,be,/(1,?,?,),CE,：,R,c,r,be,+,R,b,/,R,s,CC,：,R,e,/,1,?,CB,：,R,c,CS,：,R,g1,/,R,g2,CD,：,R,g,+,(,R,g1,/,R,g2,),CG,：,R,/(1/,g,m,),CS,：,R,d,CD,：,R,/(1/,g,m,),CG,：,R,d,R,o,5.3.1,目前厂内应用,近年来，金属氧化物绝缘栅场效应管的制造工

37、艺飞速发展，使之漏源极耐压,(VDS),达,kV,以上，漏源极电流,(IDS),达,50A,已不足为奇，因而被广泛用于高频功,率放大和开关电路中。,主要应用于功耗较大，输入阻抗要求较高的回路，如,Power,部分开关管，电路如下图,.,利用栅极脉冲方波控制,MOSFET,的导通和关断，,以驱动变压器初级。对于场效应管，在栅极没有电压时，有前面的分析可知，,在源极与漏极之间不会有电流流过，此时场效应管处于截止状态。当有一个正,电压加在,N,沟道的,MOS,场效应管栅极上时，由于电场的作用，此时,N,型半导体,的源极和漏极的负电子被吸引出来而涌向栅极，但由于氧化膜的阻挡，使得电,子聚集在两个,N,

38、沟道之间的,P,型半导体中，从而形成电流，使源极和漏极之间,导通。我们也可以想象为两个,N,型半导体之间为一条沟，栅极电压的建立相当,于为他们之间搭了一座桥梁，该桥梁的大小由栅压决定,T1,1,O,R906,+,C904,10,0uF/400,V,D901,R907,R905,NC 1,206,D904,1N41,48,+,+,C931,10,uF/50V,FR10,7,D902,PS10,2R,R908,C906,22,uF/50V,10,6,O,3,5,C907,0.1uF/08,05,8,R904,NC 1,206,C905,15,00P/1KV,R903,O,7,9,IC901,SG6

39、8,41,3,7,R915,4,SG,6841,8,R932,5,6,1,2,Q903,2SK2,996,R914,3,FB90,1,BEAD,R916,C912,22,00PF/250,V,1,R913,R917,C910,10,3/0,805,C930,47,0PF/0805,2,下图为,inverter,部分,MOSFET,的应用，电路将一个增强型,P,沟道,MOS,场效管和一,个增强型,N,沟道,MOS,场效应管组合在一起使用。当输入端为底电平时，,P,沟道,MOS,场效应管导通，输出端与电源正极接通。当输入端为高电平时，,N,沟道,MOS,场效应管导通，输出端与电源地接通。在该电路中

40、，,P,沟道,MOS,场效应,管和,N,沟,道场效应,管总是在相反的状态下工作，其相位输入端和输出端相反。,通过这种工作方式我们可以获得较大的电流输出。同时由于漏电流的影响，,使得栅压在还没有到,0V,，通常在栅极电压小于,1V,到,2V,时，,MOS,场效应管即被,关断。不同场效应管关断电压略有不同。也以为如此，使得该电路不会因为,两管同时导通而造成电源短路。这种低电压、大电流、频率为,50Hz,的交变信,号通过变压器的低压绕组时，会在变压器的高压侧感应出高压交流电压，完,成直流到交流的转换。这里需要注意的是，在某些情况下，如振荡部分停止,工作时，变压器的低压侧有时会有很大的电流通过,Q20

41、4,P35,03QVG,1,8,S1N,D1N,2,3,4,G1N,D1N,S2P,D2P,G2P,D2P,7,6,5,C207,2.2uF/12,06,Q208,P35,03QVG,1,8,S1N,D1N,2,3,4,G1N,D1N,S2P,D2P,G2P,D2P,7,6,5,C206,2.2uF/12,06,6,7,PT20,1,80,LL17,T-,16,-,LC,C203,2.2uF/12,06,1,9,6.1 Derating,参数标准及其测试方法,6.1.1,具体参数介绍,A.,漏源击穿电压,BV,DSS,（,V,）,drain,source Breakdown voltage,：

42、在,MOSFET,的漏,极特性曲线上，当,漏极电流,I,D,急剧上升产生雪崩击穿时的,V,DS,。工作时外加在漏源之,间的电压不得超过此值,。,BV,DSS,由取向附生晶膜层的,阻抗及厚度决定,。如图,1,所示，,BV,DSS,由此典型回路测算,，源极和栅极短路,，漏源间反向偏置。与双极型三极管不同，,不存在二次击穿问题,。高压,MOSFET,的某些应用中，,BV,DSS,某段周期后会有所降低,。,为避免这一问题,，回路系统必须设计有足够的,BV,DSS,裕度。,另一种常用的避免此问题的措施是加工作电压低于,BV,DSS,的稳压二极管。另外，,结温的升高也会引起,BV,DSS,的变化。,B.,

43、漏极电流,ID25,C On-state Drain Current,此参数为,MOSFET,在本体温度,25,C,时正常工作的最大电流,ID,由以下参数影响,RDS,（,0n)-,开启状态的阻抗、,Pd,封装的,最大功耗、,Die size,、,Maximum junction temperature,以,SFP50N06,（,60V,、,50A,）为例,150-,T,C,I,D,RMS,(max)=,1/2,Rthj-c*R,DS,(on),Rthj-c=1.15,、,Tc,case temperature,、,150,最大结温,R,DS,(on)=Tj 150,的稳定漏源阻抗,Drain

44、-Source On-State Resistance;,导通状态之漏极与源极间阻抗，,C.R,DS(ON):,RDS(ON),会随温度,漏极電流,(ID),栅源電压,(VGS),而改变,作,RDS(ON),比较时在相同条件下才客观。,D,.,最大漏极冲击电流,I,DM,Pulsed Drain Current,：,此参数为,MOSFET,在脉宽为,250us,的非连续冲击下能正常工作的最大冲击电流。通常情况下,是,I,D,的四倍。,I,DM,随本体温度变化而变化，由转移特性曲线和,V,DS,-I,D,特性曲线决定，并受以下参数影响,R,DS,（,0n),、,Pd,（,max,）、连接线的直径

45、、,Die size,、,Maximum junction temperature,。,E.,栅源电压,VGS,：,此参数为栅极氧化层的绝缘电压，通常定义逻辑值为,20V,，标准值为,30V,，在实际应用中使,用超过,VGS,的电压会造,成零件损坏，因此必须采用例如在栅源之间增加齐纳二极管的保护措,施，由标准值来看，,10V,左右的栅极驱动电平能使,MOSFET,完全导通。,还需注意的是,VGS(th):,Gate Threshold Voltage,栅极与源极导通时门槛电压,.,就拿电路中应,用在开关回路的,Q901,上，必须保证阈值电压，避免,MOSFET,多次振荡，引起输出电压不稳定。,

46、F.,信号脉冲雪崩能量,Eas,（,mJ,）,与双极型三极管不同，,MOSFET,有极高的开关速度，采用,MOSFET,能减少开关损耗，从而,提高系统效率，栅极驱动能达到更高的开关速度。在,MOSFET,关断时，闭合电压,VDS,的斜率,急速上升。当,MOSFET,工作在感性负载的情,况下，无限流作用。,VDS,的斜率上升到击穿电平,并且能量从电感泻放到,MOSFET,的附加二极管，这种导致,MOSFET,失效的能量叫做,Eas(mJ)-,信号脉冲雪崩能量，雪崩电流的值随脉冲宽度的变化而变化，由器件的热阻及最大结温限制,H,.IAR(A)/EAR(mJ):Avalanche current/R

47、epetitive Avalanche Energy,雪崩电流,/,反复雪崩能量，此参数同样是,MOSFET,用于感性负载。,IAR,等于,ID,EAR,为计,算值，定义为,25,条件下,的功耗乘以,100us(,导通时间,),I.dv/dt(V/ns),POWER MOSFET,关断的瞬间，,VDS,斜率的急速增大很有可能造成器件,的损坏。因此定义,dv/dt,如同保持电容的参数来描述关断时电压斜率的,急速上升对元器件的影响，实际应用中有两个类型的,dv/dt.,一种就是关断,瞬间的,dv/dv,另一种是在类似半桥，全桥拓扑构架中二极管的恢复,db/dt.,参考图三和图四，以及所附波形图更利

48、于理解,dv/dt,。,J.Turn-off dv/dt:,这是在开启到关断瞬间,VDS,电压的斜率，,VDS,的增加导致电流流向,Cgd,和,RG,。栅源之间,电流的变化引起的电压变化由等式,2,表示。,可以看到,I1,由,CGD*(dv/dt),表示，如果,RG,I1,大于,VGS,（,th,）那么,MOSFET,将不正确的开,启，这样,MOSFET,就有可能永久性损坏。,另一种,Turn-off dv/dt,发生在,MOSFET,内部的双极型三极管的等效结构被,I2,导通时，如图,三、图四所示，当,MOSFET,turn-off,漏源之间作用于寄生二极管的反向偏压导致,PN,结耗散，此耗

49、散电容称为,CDS,，,寄生元件用,CDS,、,RB,、,BJT,的结构表示。如果,VDS,的增加形成的,I2,由,CDS,流向,RB,，则等效,表达式如公式,3,在公式,3,中如果,VBE,接近于,0.7V,。发射结正偏，双极型三极管将导通。在高,dv/dt,和大,RB,的,情况下，,MOSFET,将随着,BJT,的,BVCBO,参数进入雪崩模式，直至损坏。,K.,二极管恢复,dv/dt,此参数定义为,VDS,的过高斜率导致寄生二极管反向恢复失效的,dv/dt,这种失效模式通常在全桥或半桥开关驱动感性负载的情况下发生，描述,如下，在图五所示的半桥回路，下边的,MOSFET,导通时电流流过，而

50、当,下边的,MOSFET,截止时，电流从上边的,MOSFET,的寄生二极管流过。,如果在恢复时间内，,VDS,的,dv/dt,超过,rating,值，,I2,增加，这样寄生,BJT,开启，最后器件损坏。同时，反向恢复电流与,VDS,产生的功耗也会,引起器件损坏。,因此，,MOSFET,有越短的反向恢复时间，就有越好的,dv/dt,强度。为了使,dv/dt,降低，,可采用缓冲偏置电感来避免器件损坏。,L.PD(W):power dissipation,这是器件在,Tc,25,时保证正常工作的最大功耗，由封装形式或,die size,决定,（热阻主要由,Rthj-c,决定）,Tj(max):,器件