第九章-金属化与多层互连课件.ppt
《第九章-金属化与多层互连课件.ppt》由会员分享,可在线阅读,更多相关《第九章-金属化与多层互连课件.ppt(73页珍藏版)》请在三一办公上搜索。
1、.,第九章,金属化与多层互连,金属及金属性材料在集成电路技术中的应用被称为金属化。,按其在集成电路中的功能划分,,金属材料可分为三大类:,?,MOSFET,栅电极材料:,早期,nMOS,集成电路工艺中使用较多的,是,铝栅,,目前,CMOS,集成电路工艺技术中最常用的是,多晶硅栅,。,?,互连材料:,将芯片内的各独立元器件连接成具有一定功能的电路,模块。,铝,是广泛使用的互连金属材料,目前在,ULSI,中,,铜,互连金属,材料得到了越来越广泛的运用。,.,?,接触材料:,直接与半导体接触,并提供与外部相连的连接点。,铝,是一种常用的接触材料,但目前应用较广泛的接触材料是,硅化物,,,如,铂硅,(
2、PtSi),和钴硅,(CoSi,2,),等。,集成电路中使用的金属材料,除了常用的金属如,Al,,,Cu,,,Pt,,,W,等以外,还包括,重掺杂多晶硅、金属硅化物、金属合金,等金属性材,料。,.,9.1,、集成电路对金属化材料特性的要求,?,与,n,+,,,p,+,硅或多晶硅能够,形成欧姆接触,,接触电阻小;,?,长时期在较高电流密度负荷下,,抗电迁移,性能要好;,?,与绝缘体(如,SiO,2,)有良好的,附着性,;,?,耐腐蚀,;,?,易于淀积和刻蚀,;,?,易于键合,,而且键合点能经受长期工作;,?,多层互连要求,层与层之间绝缘性好,,不互相渗透和扩散。,.,9.1.1,、晶格结构和外延
3、生长特性的要求,金属材料特性与其晶格结构有关,集成电路中金属薄膜:,?,外延生长,?,单晶膜,具有最理想的特性。,采用外延生长可以消除缺陷,晶体结构好,提高金属薄膜,的性能,,降低电阻率和电迁移率,,,得到良好的金属,/,半导体,接触,或,金属,/,绝缘体接触界面。,.,9.1.2,、电学特性,金属材料在集成电路中应用时,须考虑的电学性能主要包,括,电阻率,、,电阻率的温度系数,(TCR),、,功函数,、,与半导体接,触的肖特基势垒高度,。,对于接触材料和栅电极材料,其功函数、与半导体材料的,肖特基势垒高度和接触电阻是非常重要的参数。,.,9.1.3,、机械特性、热力学特性以及化学反应特性,多
4、层薄膜体系中通常有应力存在,如图所示,,(a),存在张应力,,(b),存在压应力。,通常总的应力,可以分为,固有应力,i,,和,热,应力,th,两部分,即,=,i,+,th,。,固有应力主要由薄膜的淀积条件决定,,通过优化生长过程可以减小。,热应力可由下式计算:,E,f,杨氏模量,,V,f,泊松系数,,F,与,S,为薄膜和衬底的热膨胀系数,,T,1,为工作,时温度,,T,2,为生长,(,或退火,),温度。,可见减小热应力,最重要的是选择热膨胀系数相近的材料。,?,?,?,?,1,2,1,T,T,V,E,S,F,f,f,th,?,?,?,?,?,?,?,.,应力的存在对,互连体系可靠性,产生严重
5、影响,应力可导致,互连线出现空洞,,,互连材料的电迁移也与应力的存在有关。,多层薄膜体系的应力可以通过淀积生长适当的覆盖层来减弱,,若第一层薄,膜受张应力,当覆盖层为受压应力时,经过退火后应力转移,主要集中在覆,盖层,而原有薄膜所受应力减小。选择合适的覆盖层对减小薄膜中的应力非,常重要。,除了应力之外,金属材料在半导体材料中的扩散、材料的热力学特性以,及化学反应特性在互连材料的选取以及结构设计时都是必须考虑的问题。,.,铝是一种经常被采用的金属互连材料,主要优点是,:,?,在室温下的电阻率仅为,2.7cm,;,?,与,n,+,、,p,+,硅或多晶硅的欧姆接触电阻可低至,10,-6,/cm,2,
6、;,?,与硅和磷硅玻璃的附着性很好;,?,经过短时间热处理后,与,SiO,2,、,Si,3,N,4,等绝缘层的黏附性很好;,?,易于淀积和刻蚀。,9.2,、铝在集成电路技术中的应用,铝应用于集成电路中的互连引线,主要是采用,溅射方法制备,,淀积速,率快、厚度均匀、台阶覆盖能力强。,9.2.1,、金属铝膜的制备方法,.,9.2.2,、,Al/Si,接触中的几个物理现象,(1),Si,在,Al,中的扩散,Si,在,Al,中的溶解度比较高,在,Al,与,Si,接触处,在退火过程中,,会有大量的,Si,原子溶到,Al,中。溶解量不仅与退火温度下的溶解度,有关,还与,Si,在,Al,中的扩散情况有关。,
7、在,400-500,退火温度范围内,,Si,在,Al,薄膜中的扩散系数比在晶,体,Al,中大,40,倍。这是因为,Al,薄膜通常为多晶,杂质在晶界的扩散,系数远大于在晶粒内的扩散系数。,.,(2),Al,与,SiO,2,的反应,Al,与,SiO,2,反应对于,Al,在集成电路中的应用十分重要:,?,Al,与,Si,接触时,可以“吃”掉,Si,表面的自然氧化层,使,Al/Si,的欧姆接触电阻降低;,?,Al,与,SiO,2,的作用改善了集成电路中,Al,引线与下面,SiO,2,的黏,附性。,3,2,2,2,3,4,3,O,Al,Si,Al,SiO,?,?,?,.,9.2.3,、,Al/Si,接触
8、中的尖楔现象,宽度为,w,,厚度为,d,的铝引线,与硅接触的接触孔,面积为,A,,如图所示。,尖楔现象:,由于硅在铝中的溶解度较大,在,Al/Si,接触中,,Si,在,Al,膜的晶,粒间界中快速扩散离开接触孔的同时,,Al,也会向接触孔内运动、填充因,Si,离开而留下的空间。如果,Si,在接触孔内不是均匀消耗,,Al,就会在某些,接触点,像尖钉一样楔进,Si,衬底中去,如果尖楔深度大于结深,就会使,pn,结失效,这种现象就是,Al/Si,接触中的尖楔现象。,.,若退火时间为,t,,则,Si,在,Al,中的扩散距离为,(Dt),1/2,,假设,Si,在,Al,中是饱和的,则消耗的硅体积,V,为,
9、式中,n,Al,和,n,Si,分别为铝和硅的密度,,S,是,Si,在,A1,中的溶解度,(,重量百分数,),。,假如,Si,在接触孔面积,A,内是,均匀消耗,的,那么消耗掉的硅层厚度:,例如,当退火温度,T,500,时,退火时间,t,30min,,接触孔面积,A,44,?,m,2,,,线条宽度,w=5,?,m,,厚度,d,1,?,m,,则,消耗掉的硅层厚度,Z=0.3,?,m,,相当于超大,规模集成电路中的结深,因而有可能使,pn,结短路。,实际上,硅在接触孔内,并不是均匀消耗的,,而是,只通过几个点消耗,Si,,,有效,面积,A,远小于接触孔面积,A,,所以,Z,将远大于均匀消耗的深度,,,
10、Al,就像尖钉一,样楔进,Si,衬底中,从而使,pn,结短路。,实际的“尖楔”深度往往可以超过,1,m,。,?,?,Si,A,l,n,n,S,d,w,Dt,V,?,?,?,?,2,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,?,Si,Al,n,n,S,A,d,w,Dt,Z,2,.,影响尖楔深度和形状的因素,1.,Al-Si,界面的氧化层厚度,?,如果氧化层厚度比较薄,由于,Al,膜可以“吃”掉薄的,SiO,2,,使,Al/Si,作,用面积较大,尖楔深度比较浅。,?,如果氧化层厚度比较厚,,Al/Si,作用面只限于几个点,尖楔深度较深。,2.,衬底晶向对尖楔的形貌有影响,
11、?,双极集成电路采用,(111),硅衬底,由于,(111),面原子面密度大,面间距大,,尖楔倾向于横向扩展。,?,MOS,集成电路采用,(100),硅衬底,尖楔倾向于垂直扩展,更容易使,pn,结,短路。,.,9.2.4,、,Al/Si,接触中的改进,?,析出,Si,逐步增大成为结瘤,,大电流通过互连引线时,结瘤处发生,明显升温,,,甚至导致互连引线失效。,?,析出的,Si,原子是,p,型重掺杂,(Al,是硅的受主杂质,),,如果是在,n,型硅与金属之,间制作欧姆接触,就等于在,Al,和,n,型硅之间,增加一个,p,+,-n,结,,使欧姆接触,电阻增大,而对于肖特基结的情况,则将增加其有效的势垒
12、高度。,?,Si,在,Al-Si,表面上的析出淀积,将使,引线键合变得困难,。,1,、,Al-Si,合金,金属化引线,为了解决,Al,的尖楔问题,在纯,Al,中加入硅至饱和,形成,Al-Si,合金,,代替纯,Al,作为接触和互连材料。一般为,1wt%,。,但是,在较高合金退火温度时溶解在,Al,中的硅,冷却过程中又从,Al,中析出。,硅从,Al-Si,合金薄膜中析出,是,Al-Si,合金在集成电路中应用的主要限制,:,.,2,、,铝,-,掺杂多晶硅双层金属化结构,在,SiO,2,衬底上淀积,未掺杂多晶硅,,接着淀积铝膜,,腐蚀掉铝膜后,,SiO,2,衬底上出现一个个分离的大晶,粒,原来连续的多
13、晶硅薄膜不复存在。,当,Al,与多晶硅接触时,在退火过程中,,多晶硅晶,界处硅原子自由能比较高,因而晶界处硅原子将向,晶粒上的铝膜运输,并在那儿析出淀积,形成多晶,硅重组现象。,由于,Al-Si,合金存在,Si,析出的问题,,Al/Si,接触还可以采用铝,-,掺杂多晶硅双,层金属化结构。,多晶硅重组现象,.,对于,Al,和重磷或重砷掺杂的多晶硅接触,这种重组现象不存在。,可能是因为,杂质磷,(,砷,),在多晶硅晶粒间界分凝,使晶粒间界硅原子,的自由能减小,降低了这些硅原子在铝中的溶解度。,因此可以,在淀积铝薄膜之前,先淀积一层重磷或重砷掺杂的多晶,硅薄膜,构成,Al-,重磷,(,砷,),掺杂多
14、晶硅双层金属化结构,。,Al-,掺杂多晶硅双层金属化结构已成功地应用于,nMOS,工艺中。,铝,-,掺杂多晶硅双层金属化结构,.,3,、,铝,-,阻挡层结构,在铝与硅之间淀积一个薄金属层,替代重磷掺,杂多晶硅层,阻止铝与硅之间的作用,从而抑制,Al,尖楔现象。这层金属称为,阻挡层,。,为了形成好的欧姆接触,一般采用,双层结构,,硅化物作为欧姆接触,,TiN,、,TaN,或,WN,作为阻挡,层。,如图所示,,TiN,阻挡层可显著地减小漏电流。,TiN,,,TaN,和,WN,这些氮化物可以在氮气氛中通,过,反应溅射淀积,,也可以先淀积,Ti,金属,之后在,氮气氛中进行快速热退火来形成。对于深亚微米
15、,器件来说,接触孔的面积很小,深宽比大,可用,CVD,方法淀积,。,.,电迁移现象:,随着芯片集成度的提高,互连引线变得更窄、更薄,电流,密度越来越大。,在较高的电流密度作用下,互连引线中的金属原子将会,沿着电子运动方向进行迁移,这种现象就是电迁移。,1,、电迁移现象的物理机制,电子风力:,当互连引线中的电流密度较高时,静电场力,F,ei,驱动电子由阴极,向阳极运动。高速运动的电子与金属原子发生动量交换,原子受到猛烈的,电子冲击力,这就是电迁移理论中的,电子风力,F,wd,。,同时,金属原子还受,静电场力,F,ei,的作用。,当互连引线中的电流密度较高时,,电子风力,F,wd,大于静电场力,F
16、,ei,,,金属原,子受到电子风力的驱动,产生了从阴极向阳极的定向扩散,,即发生了金属,原子的电迁移。,在相反方向将有质量耗尽,产生空位的聚合。,9.2.5,、电迁移现象及其改进方法,.,三叉点:,在三个晶粒交界处,此时电子风推动,原子从一条边界流入,从另外两条边界流出。,这个过程造成了质量的流失,形成了空洞。当,电流反向流动时,就产生了质量堆积,形成小,丘。因此,,“三叉点”数,量的减少会使引线发,生电迁移的可能性下降。,电迁移现象的结果:,在一个方向形成空洞,使互连引线,断裂开路,而在另一个方向则由于铝原子的堆积而形成,小丘,造成光刻的困难和多层布线之间短路,从而使整,个集成电路失效。,金
17、属原子在薄膜中的输运过程是扩散过程,主要是沿晶界进行的。,.,2,、,中值失效时间,MTF,常用,电迁移中值失效时间(,MTF,),来描述电迁移引起的失效。,中值失效时间:,同样的直流电流试验条件下,,50,的互连引线失效所用,的时间。失效判据为引线电阻增加,100,。,中值失效时间,正比于引线截面积,A,dw,,因为它决定了造成引线断开的最小空洞尺寸;,反比于质量输运率,,即质量输运率越低,中值失效时间应当越长。,.,3,、,改进电迁移的方法,“竹状”结构的铝引线与通常,Al,引线结构不同,,组成多晶体的,晶粒从下而上贯穿引线截面,,整个,引线截面图类似有许多“竹结”的一条竹子,,晶,粒间界
18、垂直于电流方向,所以晶粒间界的扩散不,起作用,,铝原子在铝薄膜中的扩散系数和在单晶,中类同,从而可,使,MTF,值提高二个数量级,。,(1),结构的影响和“竹状”结构的选择,多晶铝引线的电迁移现象随晶粒尺寸增大而减弱,,MTF,增大。,此外,还与铝薄膜的择优取向有关,电子束蒸发铝薄膜择优取向为,晶向,,它的,MTF,值比溅射的铝薄膜大,2-3,倍。,.,在铝中附加合金成份,最常用的是,Cu,。,使金属化材料由纯,Al,变为,Al-Si(1-2,),-Cu(4,),合金,这些,杂质在铝的晶粒间界,分凝可以降低铝原子在铝晶粒间界的扩散系数,可以使,MTF,值提高一个量级。,但,缺点是,使引线的电阻
19、率增加、,Al-Si-Cu,合金不易刻蚀、且易受,Cl,2,腐蚀。,(3),三层夹心结构,在两层铝薄膜之间增加一个约,500?,的过渡金属层。,经过退火,在两层铝之间将形成金属化合物,它们是很好的,铝扩散阻挡层,可以,防止空洞穿透整个铝金属化引线;,同时,在铝晶粒间界也会形成化合物,降低铝原子,在铝晶粒间界中的扩散系数,,从而减少了铝原子的迁移率,防止空洞和小丘的形成。,这种方法可以,使,MTF,值提高,2-3,量级,,但是,工艺比较复杂,。,(4),改进电迁移的另一种有效方法是采用新的互连金属材料,如,Cu,。,(2),Al-Cu,合金或,Al-Si-Cu,合金,.,9.3,、,铜及低,K,
20、介质,随着集成电路的不断发展,,降低互连线延迟时间,成为集成电路发展,的重要内容之一。,9.3.1,、,互连引线的延迟时间,采用,RC,常数来表征互连引线的延迟时间,,R,引线电阻,,C,互连系统电容。,R,与互连材料电阻率,、长度,l,和截面积,wt,m,有关:,w,为引线的宽度,,t,m,为引线的厚度,,电容,C,与互连引线的几何尺寸及介质层的介电常数,和厚度,t,ox,有关:,互连引线的,RC,常数为:,m,wt,l,R,?,ox,t,wl,C,?,ox,m,t,t,l,RC,2,?,?,.,?,金属铜的电阻率小于,2.0cm,,低电阻率可以减小引线的宽度和厚度,,从而减小了分布电容,并
21、能提高集成电路的密度。此外,铜的抗电迁移,性能好。,?,使用低,K,材料作为介质层,减小了分布电容,对降低互连线延迟时间同,样起到重要的作用。,采用,低电阻率的互连材抖,和,低介电常数的介质材料,可以有效的降低互连,系统的延迟时间,例如使用,铜作为互连材料,低,K,材料作为介质层。,因此铜及低,K,介质互连体系,已成为集成电路进入深亚微米阶段以后,,为了降低互连线延迟时间所选择的材料。,.,9.3.2,、,以,Cu,作为互连材料的工艺流程,Cu,的性质与铝不同,不能采用传统的以铝作为互连材料的布线工艺。,以,Cu,作为互连的集成技术是,IC,制造技术进入到,0,.18m,及其以下时代必须,面对
22、的挑战之一。,对以,Cu,作为互连的工艺来说,目前被人们看好并被普遍采用的技术方,案是,双大马士革,(Dual Damascene),(,双镶嵌,),工艺,。,主要特点:,对任何一层进行,互连材料淀积,的同时,也对该层与下层之间,的,通孔,(Via),进行填充,,而,CMP,平整化工艺只对导电金属层材料进行,。与,传统的互连工艺相比,工艺步骤得到简化,工艺成本也相应降低。,.,(1),在前层互连层平面上淀积刻蚀停止层,如,Si,3,N,4,;,(2),淀积厚的互连介质材料,如,SiO,2,或低,K,介质材料;,(3),形成刻蚀引线沟槽的光刻胶掩膜图形;,(4),以光刻胶作为掩膜在介质层上刻蚀引
23、线沟槽;,(5),去除光刻胶;,(6),形成刻蚀通孔的光刻胶掩膜图形;,.,(7),以光刻胶为掩膜刻蚀通孔,由于高刻蚀选择性,通孔刻蚀将在停止层自动停止;,(8),除去光刻胶;,(9),除去刻蚀停止层;,(10),溅射淀积金属势垒层和,Cu,的籽晶层;,(11),利用电镀等工艺进行填充淀积直至通孔和沟槽,中填满,Cu,为止;,(12),利用,CMP,去除沟槽和通孔之外的,Cu,。,在进行有效清洁后淀积介质势垒层材料,然后,开始下一互连层的制备。,.,9.3.3,、,低,K,介质层材料和淀积技术,低,K,介质材料是指介电常数比,SiO,2,低的介质材料,介电常数一般小于,3.5,。,采用低,K,
24、介质可以减小寄生电容,减小互连延迟时间,从而提高了集成电路,的速度。,低,K,介质的淀积工艺,主要有旋涂工艺,(spin,on),和,CVD,工艺。,?,旋涂工艺具有工艺简单、缺陷密度比较低、产率高、易于平整化、,无需使用危险气体等优点;,?,CVD,工艺与,IC,工艺兼容、反应剂的成本比旋涂液的成本低,但,CVD,设备较贵,可适合应用的材料受到限制。,.,目前研究的低,K,介质材料,按其,K,值的范围可分为三类:,K=2.8-3.5,;,K,2.5-2.8,;,K,2.0,。,?,K,值在,2.8-3.5,之间的低,K,材料,主要有,HSQ,薄膜、掺氟的氧化物、低,K,的,SOG,旋涂玻璃,
25、(Spin on G1ass),三种。,?,K,值在,2.5-2.8,之间的低,K,材料有许多种,其中基于旋涂工艺的低,K,介质,材料主要有,PAE,、含氟的聚酰亚胺、,BCB,、有机硅氧烷聚合物等。,?,目前研究的,K,值小于,2.0,的极低,K,介质材料主要有多孔型气凝胶薄膜材,料、石英气凝胶薄膜材料和多氟的特富龙薄膜材料等。,.,刻蚀工艺要求:,与低,K,介质材料沉积工艺兼容;,对刻蚀停止层有高的选择性;,能形成垂直图形;,对,Cu,无刻蚀和腐蚀;,刻蚀的残留物易于清除。,低,K,介质的刻蚀工艺,.,低,K,介质,刻蚀后的清洗包括物理和化学清洗两种方式,。物理清洗主要是,利用清洗剂,(,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 第九 金属化 多层 互连 课件
链接地址:https://www.31ppt.com/p-3947811.html