第三章大规模集成电路基础课件.ppt

《第三章大规模集成电路基础课件.ppt》由会员分享，可在线阅读，更多相关《第三章大规模集成电路基础课件.ppt（47页珍藏版）》请在三一办公上搜索。

1、第三章 大规模集成电路基础,3.1 半导体集成电路概述3.2 双极集成电路基础3.3 MOS集成电路基础3.4 BiMOS集成电路基础,3.1半导体集成电路概述,集成电路（Integrated Circuit，IC）,芯片（Chip,Die）硅片（Wafer）,集成电路的成品率：,成品率的检测，决定工艺的稳定性，成品率对集成电路厂家很重要。,集成电路发展的原动力：不断提高的性能/价格比,集成电路发展的特点：性能提高、价格降低,集成电路的性能指标：集成度 速度、功耗 特征尺寸 可靠性,主要途径：缩小器件的特征尺寸 增大硅片面积,功耗 延迟积,集成电路的关键技术：光刻技术(深紫外光DUV：157n

2、m250nm),缩小特征尺寸：0.25 mm 0.18 mm 0.13 mm增大硅片直径：8 英寸 12 英寸 16 英寸,亚0.1mm：一系列的挑战，亚50nm：关键问题尚未解决,新的超细线条光刻技术：EUV（甚紫外线光刻：11nm14nm）SCAPEL(Bell Lab.的限角度散射电子束投影曝光技术)X-ray（X射线光刻：10nm）,集成电路的制造过程：设计 工艺加工 测试 封装,集成电路产业的发展趋势：独立的设计公司（Design House）无晶圆公司（Febless）独立的制造厂家（Foundary 晶圆代工厂）,集成电路类型：数字集成电路、模拟集成电路,数字集成电路基本单元：开

3、关管、反相器、组合逻辑门模拟集成电路基本单元：放大器、电流源、镜像电流源（电流镜）、转换器、滤波器、反馈电路等,3.2 双极集成电路基础,有源元件：双极晶体管无源元件：电阻、电容、电感等,3.2.1 集成电路中的双极晶体管,电学隔离的必要性和方法 方法：反向PN结隔离、全介质沟槽隔离、等平面PN结介质混合隔离、场氧隔离,不依靠外加电源(直流或交流)的存在就能独立表现出其外特性的器件就是无源器件。之外就是有源器件。,2.双极晶体管的结构,第一步：用PN结隔离二极管与衬底第二步：用氧化物（SiO2）把每一个三极管在横向上相互隔离,结构的缺点：收集区（C）电阻大，因而三极管的电学特性差。解决方法：增

4、加两个N区 一个是埋层的N区，减少收集区的横向电阻。另一个是在收集极接触下面形成一个N区，减少收集极串联电阻,具有埋层结构的NPN双极晶体管：,具有PN结环隔离的NPN双极晶体管：,PN结隔离环的宽度比氧化物环宽，且电容也较大，近年来已不常用。,3.2.2 双极型数字集成电路,基本单元：逻辑门电路,双极逻辑门电路类型：电阻-晶体管逻辑(RTL)二极管-晶体管逻辑(DTL)晶体管-晶体管逻辑(TTL)：中等速度，门延迟10ns，LSI集成注入逻辑(I2L)：速度慢，但集成度高，LSI发射极耦合逻辑(ECL)：速度最快，内部延迟100ps，高功耗，每芯片几千门/中央主机,标准的54/74（T100

5、0）系列TTL与非门,Q1起放大作用。Q2起倒相作用：给Q3、Q4提供两个相位相反信号。使二者总处于一 个导通而另一个截止的状态。特点：输出电阻低，能输出较大电流，驱动能力强。输出低电平VOL0.3V，输出高电平VOH3.5V,TTL电路：,集成注入（合并晶体管）逻辑：在NPN晶体管（T2）的基极接有PNP晶体管（T1）作为恒流源，采用公共发射区，集成多个NPN晶体管反相器的基本电路。,特点：无需隔离，结构紧凑，不用电阻，集成度高（约120200门/mm2，是TTL电路的10倍），功耗低，但开关速度较低，抗干扰能力差。有改进型，用于LSI。,I2L电路：,双极型差分放大电路：,1.当VAVB，

6、根据对称性：VPVQ2.当VA VB，左支路电流上升，右支路电流下降 VQ 增大；VP下降3.当（VAVB）4kT/q（约100mV）时，所有电流都流过左支路 VQ VCC，而VPVCCI0RL4.当（VBVA）4kT/q 时，所有电流都流过右支路 VP VCC，而VQVCCI0RL定义：输出VCC时为逻辑1 输出VCCI0RL时为逻辑0,ECL电路：,ECL或非门原理图,完整的ECL或非门电路,在输出VOR和VNOR都加上一低阻抗的发射极跟随电路，使其能驱动较大负载。此外，所加电源通常为 0V 和 VSS 优点：开关速度快 缺点：需保持一定的I0和IREF，因而有较大功耗（几百微安每门）,3

7、.2.3 双极型模拟集成电路,一般分为：1.线性电路（输入与输出呈线性关系）如：运算放大器、直流放大器、音频放大器、中频放大器、宽带放大器、功率放大器.非线性电路:对数放大器、调制或解调器、各种信号发生器.接口电路：如A/D转换器、D/A转换器、外围驱动电路、显示驱动电路等,3.3.1 集成电路中的MOSFETN沟MOS管结构的截面图和顶视图,3.3 MOS集成电路基础,基本电路结构：MOS器件结构,2.采用场氧化层隔离的CMOS管的电路结构,基本电路结构：CMOS,Vi输入低电平，只有PMOS导通，VOVDD（逻辑1）Vi输入高电平，只有NMOS导通，VOVSS（逻辑0）,3.3.2 MOS

8、数字集成电路 基本单元：MOS开关、MOS反相器MOS开关,注：逻辑1：高电平 逻辑0：低电平,当VG VIVT（即 VIVGVT）：NMOSFET导通，VOVI当VG VIVT（VIVGVT）：NMOSFET输出端被夹断！当VO VGVT：NMOSFET输出端也被夹断！VO VGVT，存在阈值损失！,例：VT0.7V VG5V,2.反相器 输出信号与输入信号反相，执行逻辑“非”的功能，即：分为两种：静态反相器；动态反相器,驱动元件：一般为MOSFET负载元件：电阻负载 增强型负载 耗尽型负载,MOS静态反相器的一般形式：有比反相器；无比反相器,为保证VOL足够低，RON和REL要保持必要的比

9、例：有比反相器,有比反相器：REL：负载元件的等效电阻 RON：驱动管的导通电阻,无比反相器：,负载MOSFET驱动MOSFET交替导通，不需两晶体管保持一定的比例：无比反相器,评价CMOS反相器性能的主要指标有：1.输出高电平2.输出低电平3.反相器阈值电压4.直流噪声容限5.直流功耗6.瞬态特性7.芯片面积8.工艺难度和兼容性9.稳定性和瞬态功耗等,噪声容限：数字电路的阈值与输入信号或输出信号电压 电平的差值。,3.开关串/并联的逻辑特性1）串联,GG1 G2“与”,2）并联,GG1G2“或”,4.传输门与逻辑,输出有“0”、“1”、“U”（不定状态）三种可能,5.存储器,1）只读存储器（

10、Read-Only-Memory，简称ROM）只能读取数据，无法改变存储内容。2）随机存取存储器（Random-Access Memory，简称RAM）可随时将外部信息写入任一存储单元，并可随意读取任一存储单元的信息，但断电后，存储信息丢失。3）可编程只读存储器（Programmable Read-Only-Memory，简称PROM）使用时与ROM一样，但可改写存储数据，存储新的内容。,例：CMOS反相器Vi输入低电平，只有PMOS导通，VOVDD（逻辑1）Vi输入高电平，只有NMOS导通，VOVSS（逻辑0）,3.3 CMOS集成电路,3.3 CMOS集成电路,CMOS开关,单沟道MOS开

11、关在高电平时，存在阈值损失。对负载电容充电时，输出电压上升速度较慢。,VGN与VGP是反相的,CMOS开关的直流传输特性,2.CMOS开关,由一对互补MOSFET组成的CMOS反相器,1）当VIVDD时，NMOSFET导通，PMOSFET截止 VO0 下拉管2）当VI0时，PMOSFET导通，NMOSFET截止 VO VDD 上拉管,3.静态CMOS逻辑门,与非门,或非门,与非门：1）A1、A2有一个为0，或都为0，至少有P管导通，输出逻辑1。2）A1、A2都为1，N管导通，输出 逻辑0。,或非门：1）A1、A2都为0，P管导通，输出 逻辑1。2）A1、A2有一个为1，或都为1，N管导通，输出

12、逻辑0。,小结：双极晶体管,基区(Base)，基区宽度Wb发射区(Emitter)收集区(Collector)NPN，PNP共发射极特性曲线放大倍数、特征频率fT,小结：MOS晶体管,沟道区(Channel)，沟道长度L，沟道宽度W栅极(Gate)源区/源极(Source)漏区/漏极(Drain)NMOS、PMOS、CMOS阈值电压VT，击穿电压特性曲线、转移特性曲线泄漏电流(截止电流)、驱动电流(导通电流),小结：器件结构,双极器件的纵向截面结构、俯视结构CMOS器件的纵向截面结构、俯视结构CMOS反相器的工作原理IC：有源器件、无源器件、隔离区、互连线、钝化保护层,习 题,画出N沟MOSFET的截面图和俯视图画出双极晶体管的截面图和俯视图画出CMOS与非门及或非门的电路图，并说明工作原理,