数字电子系统硬件抗干扰分析毕业设计论文.doc

《数字电子系统硬件抗干扰分析毕业设计论文.doc》由会员分享，可在线阅读，更多相关《数字电子系统硬件抗干扰分析毕业设计论文.doc（20页珍藏版）》请在三一办公上搜索。

1、毕业设计论文 数字电子系统硬件抗干扰分析 系系 专业 姓名 班级 学号 指导教师 职称 设计时间 目录摘 要2关键词：2第一章 引言31.1 课题研究现状31.2 论文主要内容4第二章 电磁干扰的基本理论52.1 电磁干扰的概述52.1.1 形成干扰的基本要素52.1.2 电磁干扰源及其传输通道52.2 抑制电磁干扰的有效措施6第三章 数字电路的硬件抗干扰措施73.1 器件使用时的抗干扰措施73.2 电路设计中抗干扰措施73.2.1 接地技术73.2.2 滤波技术93.2.3 隔离技术103.3 线路板设计时的抗干扰措施123.3.1 线路板走线原则123.3.2 PCB合理设置去耦电容143

2、.3.3 PCB特殊元件的放置16第四章 结论17致谢18参考文献19摘 要每个电气工程师和电气工程技术人员都希望他所设计的设备工作可靠，不会被其它设备干扰，也不会干扰其它设备。但是，由于电气噪声和电磁干扰几乎无处不在，所以，我们设计的产品往往达不到这些目标。如果不能有效地解决这些问题，我们可能必须放弃这些项目或者采取修修补补的办法，这样一来既浪费了我们投资项目的所用时间、资金和努力，又可能使产品性能大打折扣。在数字电路中干扰分析非常重要，是决定电路工作性能的关键因素，也是我们在做实验前必须要进行的工作。本文主要从数字电路硬件抗干扰设计的常用措施入手，首先分析了电磁干扰的基本理论，重点阐述了电

3、磁干扰源，以传导干扰和辐射干扰为例进行分析。然后从硬件方面来分析抗干扰措施，硬件方面主要从器件使用中抗干扰措施、电路设计抗干扰措施、印制板电路抗干扰措施三方面入手，重点分析了电路设计中抗干扰措施的三个方面：接地技术、滤波技术、隔离技术，并对其进行适当的展开分析。并且对PCB 干扰提出了如下几项项措施：线路板走线原则、合理设置去耦电容、特殊器件的处理。虽然数字电路抗干扰措施种类很多，但每项措施都有很强的针对性，所以在具体应用中须根据实际情况来灵活采取措施，不能盲目随从，否则会适得其反。关键词：数字电子系统；电磁兼容；电磁干扰；屏蔽技术第一章 引言1.1 课题研究现状随着电子技术的迅速发展，集成电

4、路的应用也越来越广。目前，数字电路中大量采用数字集成电路。虽然数字集成电路抗干扰性能较好，但数字电路与其他电路一样，容易受到外部和数字电路内部干扰，在使用时如果装配不当，将会使数字电路因受干扰而不能正常工作。因此，必须采取相应的抑制干扰措施，将干扰的影响抑制到最小。 我们知道，电磁干扰是一切电气和电子装置（系统）的伴随物，它无所不在。并且近20年来，随着数字计算技术、微处理器和电力电子装置在商业、工业、民用、军事部门的日益广泛的应用，电磁兼容技术也得到人们普遍关注，所以说电磁兼容和电磁干扰是数字电路干扰中重要部分，因此对电磁兼容、电磁干扰的探讨一直是数字电路抗干扰中热门话题。 电磁干扰引起的危

5、害我们大家都是有目共睹的，像国外航天系统的故障，如丘比特导弹雷击事件、宇宙神导弹爆炸事件等等。甚至旅客在飞机上使用调频收音机，也会使导航系统的指示偏离。而感应雷击所造成的破坏更是防不胜防的，1992年6月22日，北京国家气象中心多台计算机接口因感应雷击被毁，损失二千多万元；1992年8月23日，赣州市60的有线电视和50闭路电视遭受过雷击，其中91台电视机因感应雷击而毁于一旦。国际上十分重视电子产品的电磁兼容性设计，欧美日本等国电子产品的电磁兼容标准是强制执行的，我国也相应地制定了信息技术设备的电磁兼容性标准。到目前为止，CISPR已经出版的出版物和修正案共有38个，并且制定了详细的目录。除了

6、CISPR外，TC77也是IEC的电磁兼容技术委员会，其成立于1973 年6月。其目的就是使电磁兼容标准化，不能让人类相当然去设计电磁兼容。 从世界范围来说，目前有两个最大的电气和电子产品销售市场：一个在欧洲，另一个在美国。因此，与之相对应的最具影响力的EMC 标准也有两个：一个是欧洲标准，另一个是美国标准。世界上的其他国家，基本上都在IEC 、CESPR 国际标准或欧洲、美国标准的基础上，直接采用或等效引用，制订了各自的国家标准。这一系列标准标志着当今国际上电磁兼容性不再是盲目的，都有其特定的标准可循。 电磁干扰、电磁兼容作为一门尖端的综合性学科，人类多年来对它进行的不懈努力，以及由此而发生

7、的高科技深刻变化，是我们有目共睹的。但人类不会仅仅满足于现状，会不断研究开发出新的技术，以便使国人在高度享受物质文明及精神文明的同时，仍能确保社会生产生活各方面得到持续的发展。1.2 论文主要内容本文主要针对我们在电路中遇到的多种干扰问题，如何才能使干扰对电路的破坏程度降到最低，同时避免实验的重复性和元器件的浪费，我们在电路设计前就应该考虑的问题。本文首先讨论了电磁干扰的基本理论，具体阐述了电磁干扰传输通道的基本理论。其次针对数字电子系统中硬件抗干扰提出了一些具体措施，如电路设计中抗干扰措施、PCB设计抗干扰措施、数字滤波方法等等。最后就数字电子系统装配中屏蔽技术作了一些分析。 虽然在实际情况

8、中，对不同情况的抗干扰处理有不同的针对方法，但我们要把握关键的一点，那就是无论对哪种干扰，一定要多种方法综合应用，才能达到更完善的效果。第二章 电磁干扰的基本理论2.1 电磁干扰的概述2.1.1 形成干扰的基本要素l ）干扰源，指产生干扰的元件、设备或信号，用数学语言描述如下：du / dt （电压突变）；di / dt （电流突变）大的地方就是干扰源。如：雷电、继电器、可控硅、电机 、高频时钟等都可能成为干扰源。 2 ）传播路径，指干扰从干扰源传播到敏感器件的通路或媒介。典型的干扰传播路径是通过导线的传导和空间的辐射。 3 ）敏感器件，指容易被干扰的对象。如：A / D 、D / A 变换器

9、，单片机，数字IC，弱信号放大器等。2.1.2 电磁干扰源及其传输通道1 ）数字电路的电磁干扰源主要有：电源线、高频信号线和晶振电路。( l ）电源线在任何时候，当CMOS器件改变其输出状态时，两个互补的晶体管存在换流，结果造成电源电流增加，电源线上形成尖峰电流，造成电磁干扰。解决的办法可采用在电源引脚处接瓷片旁路电容去耦。由于电路寄生元件的存在，如封装的引脚阻抗和电源线，会形成等效天线，旁路电容并不能完全有效减少电流峰值。可通过在去耦电容和电源线之间增加磁芯电感（铁氧体环形磁芯），磁芯电感应靠近集成芯片，这样可减少电源线上电流尖峰造成的干扰。 ( 2 ）高频信号线具有高频信号的信号线、低位地

10、址线、时钟、串口等，其通常接CMOS输入终端，相当于几个电阻和电容并联的负载，这一负载的充放电过程会形成电磁干扰。一个减少尖峰电流的办法是在输入端串接一个小于线路阻抗的电阻，根据传输线理论，这个电阻在速度上没有负面影响。第二个解决办法是信号及其响应的返回线应尽可能少，尽可能短。 ( 3 ）晶振在数字电路系统中，高频晶振通常出现在时钟发生器中，不可避免会产生电磁干扰。因此应注意晶振布线，晶振与单片机引脚尽量靠近，用地线把时钟区隔离起来，晶振外壳接地并固定。 2 ）电磁干扰按传播途径可分传导干扰和辐射干扰。传导干扰是指沿着导体传播的。因此任何导体，如导线、传输线、电感器、电容器等都是传导干扰的传输

11、通道。任何一个电子设备都可能成为一个干扰源。传导干扰分电耦合、磁耦合、电磁耦合。能够传导电磁干扰的途径的称传导干扰传输通道，它分为以下三类：电容传导耦合即电场耦合；电阻传导耦合即公共阻抗耦合；电感传导耦合即互感耦合。辐射干扰是指以电磁波形式传播的干扰。这类干扰的能量是由干扰源辐射出来，通过介质以电磁波的特性和规律传播的。辐射干扰也是由干扰源、传输通道、接收器三要素构成，主要分为近区场感应耦合、远区场感应耦合。2.2 抑制电磁干扰的有效措施电磁干扰的三要素是干扰源、传输通道、接收器。因而，抑制干扰也应从这三个方面着手研究。 第三章 数字电路的硬件抗干扰措施3.1 器件使用时的抗干扰措施器件的选择

12、：对于数字集成电路，通常噪声容限越高，传输延时越大，其抗干扰性能越好，因此，CMOS 要比TTL集成电路的抗干扰性能好。在选择逻辑器件时，要充分考虑其噪声容限指标：当单纯考虑电路的噪声容限时，最好用HTL，若兼顾功耗，则用VDD= 15V 的CMOS 为宜。 负载的控制：当某种集成电路输出所带的负载电路超过规定的扇出时，会使电路输出的高电平值降低，低电平值升高，从而导致电路的噪声容限降低，容易受干扰影响。所以在器件使用时应注意控制电路的输出负载不要超过所规定的扇出，并应尽量留有余地。 空端的处理：对于不用的集成电路输入和控制端，容易通过分布电容进入端子对电路产生干扰。因此，不用的输入和控制端应

13、接上合适的逻辑电平。3.2 电路设计中抗干扰措施防电磁干扰主要有三项措施，即屏蔽、滤波和接地。往往单纯采用屏蔽不能提供完整的电磁干扰防护，因为设备或系统上的电缆是最有效的干扰接收与发射天线。许多设备单台做电磁兼容实验时都没有问题，但当两台设备连接起来以后，就不满足电磁兼容的要求了，这就是电缆起了接收和辐射天线的作用。唯一的措施就是加滤波器，切断电磁干扰沿信号线或电源线传播的路径，与屏蔽共同构成完美的电磁干扰防护，无论是抑制干扰源、消除耦合或提高接收电路的抗干能力。都可以采用滤波技术，下面就电磁干扰中接地技术、滤波技术、隔离技术作一些简单的研究。3.2.1 接地技术接地技术最早是应用在强电系统（

14、电力系统、输变电设备、电气设备）中，为了设备和人身的安全，将接地线直接接在大地上。由于大地的电容非常大，一般情况下可以将大地的电位视为零电位。后来，接地技术延仲应用到弱电系统中。对于电力电子设备将接地线直接接在大地上或者接在一个作为参考电位的导体上，当电流通过该参考电位时，不应产生电压降。然而由于不合理的接地，反而会引入了电磁干扰，比如共地线干扰、地环路干扰等，从而导致电力电子设备工作不正常。可见，接地技术是电力电子设备电磁兼容技术的重要内容之一。l ）接地的种类和目的( l ）安全接地安全接地即将机壳接大地。一是防止机壳上积祟电荷，产生静电放电而危及设备和人身安全；二是当设备的绝缘损坏而使机

15、壳带电时，促使电源的保护动作而切断电源，以便保护工作人员的安全。( 2 ）静电接地非导电用导体部件的接地称之为静电接地。接地的目的有两个：第一是通过电把金属部件的静电荷经地放掉，第二是防止部件接收近区无线电发射能量并再发射出去。( 3 ）避雷击接地避雷击接地即将可能受到雷击的物体和大地接通，以便提供泄放大电流的通路。当电力电子设备遇雷击时，不论是直接雷击还是感应雷击，电力电子设备都将受到极大伤害。为防止雷击而设置避雷针，以防雷击时危及设备和人身安全。( 4 ）电源接地供电电源单独建立基准接地点称之为电源接地。电源接地一般有以下要求： 分别建立交流、直流和信号的接地通路； 在接地面上，电源接地与

16、信号接地要互相隔离，减少地线间耦合； 电源接地通路，以尽可能直接的路径接到阻抗最低的接地导体上； 将儿条接地通路接到电源公共接点上，以保证电源电路有低的阻抗通路； 不要采用多端接地母线或横向接地环； 交流中线必须与湘L 架地线绝缘，也不能作为设备接地线使用。( 5 ）电路接地电路接地即电路的接地面对电路所在系统的所有工作频率都呈现低阻抗特睦。接地面应该具备下列条件： 接地面是电路公共地回路； 所有电路都会向接地平面输送自身地电流； 一个地回流路径穿过另一个地回流路径时，将产生电路之间的耦合。( 6 ）工作接地 工作接地是为电路正常工作而提供的一个基准电位。该基准电位可以设为 路系统中的某一点、

17、某一段或某一块等。当该基准电位不与大地连接时，视为相对的零电位。这种相对的零电位会随着外界电磁场的变化而变化，从而导致电路系统工作的不稳定。当该基准电位与大地连接时，基准电位视为大地的零电位，而不会随着外界电磁场的变化而变化。但是不正确的工作接地反而会增加干扰。比如共地线干扰、地环路干扰等。 为防止各种电路在工作中产生互相干扰，使之能相互兼容地工作。根据电路的性质，将工作接地分为不同的种类，比如直流地、交流地、数字地、模拟地、信号地、功率地、电源地等。上述不同的接地应当分别设置。 ( 7 ）屏蔽接地 屏蔽与接地应当配合使用，才能起到屏蔽的效果。比如静电屏蔽。当用完整的金属屏蔽体将带正电导体包围

18、起来，在屏蔽体的内侧将感应出与带电导体等量的负电荷，外侧出现与带电导体等量的正电荷，因此外侧仍有电场存在。如果将金属屏蔽体接地，外侧的正电荷将流入大地，外侧将不会有电场存在，即带正电导体的电场被屏蔽在金属屏蔽体内。再比如交变电场屏蔽。为降低交变电场对敏感电路的耦合干扰电压，可以在干扰源和敏感电路之间设置导电性好的金属屏蔽体，并将金属屏蔽体接地。只要设法使金属屏蔽体良好接地，就能使交变电场对敏感电路的耦合干扰电压变得很小。 3.2.2 滤波技术滤波技术的基本用途是选择信号和抑制干扰，为实现这两大功能而设计的网络都称为滤波器。通常按功用可把滤波器分为信号选择滤波器和电磁干扰( EMD 滤波器两大类

19、。 信号选择滤波器是有效去除不需要的信号分量，同时是对被选择信号的幅度相位影响最小的滤波器。 电磁干扰滤波器是以能够有效抑制电磁干扰为目标的滤波器。电磁干扰滤波器常常又分为信号线EMI 滤波器、电源EMI 滤波器、印刷电路板EMI 滤波器、反射EMI 滤波器、隔离EMI 滤波器等大类。 线路板上的导线是最有效的接收和辐射天线，由于导线的存在，往往会使线路板上产生过强的电磁辐射。同时，这些导线又能接受外部的电磁干扰，使电路对干扰很敏感。在导线上使用信号滤波器是一个解决高频电磁干扰辐射和接收很有效的方法。脉冲信号的高频成分很丰富，这些高频成分可以借助导线辐射，使线路板的辐射超标。信号滤波器的使用可

20、使脉冲信号的高频成分大大减少，由于高频信号的辐射效率较高，这个高频成分的减少，线路板的辐射将大大改善。电源线是电磁干扰传入设备和传出设备主要途径。通过电源线，电网上的干扰可以传入设备，干扰设备的正常工作。同样，设备的干扰也可以通过电源线传到电网上，对网上其它设备造成干扰。为了防止这两种情况的发生，可以使用电源线滤波器滤除其干扰，开关电源EMI工滤波器基本电路。一个合理有效的开关电源EMI 工滤波器应该对电源线上差模干扰和共模干扰都有较强的抑制作用。 差模干扰抑制器通常使用低通滤波元件构成，最简单的就是一只滤波电容接在两根电源线之间而形成的输入滤波电路，只要电容选择适当，就能对高频干扰起到抑制作

21、用。该电容对高频干扰阻抗甚低，故两根电源线之间的高频干扰可以通过它，它对工频信号的阻抗很高，故对工频信号的传输毫无影响。3.2.3 隔离技术隔离技术是电磁兼容中重要技术之一，其主要目的是通过隔离元件把噪声干扰的路径切断，从而达到抑制噪声干扰的效果。在采用了隔离的措施以后，绝大多数电路都能够取得良好的抑制噪声的效果，使设备符合电磁兼容性的要求。电子设备中常采用的隔离技术可分为磁电隔离、光电隔离、机电隔离、浮地隔离等儿种，下面对这儿种加以介绍。不管哪种隔离方式，在电磁兼容性力面的实质是人为地造成电的隔离，以阻止电路耦合产生的电磁干扰。l ）电磁隔离电磁隔离主要采用变压器来实现，通过变压器传递电信号

22、，阻止了电路性耦合产生的电磁干扰。对于交流的场合使用较为方便，主要应用于电源电路中。须注意若设备使用开关电源，由于开关变压器绕组间分布电容较大，所以使用时应当与屏蔽和接地相配合。变压器主要由绕在铁心上的两个或多个绕组组成。当在主绕组上加上交变电压时，由于电磁感应而在其它绕组上感应出交变电压。因此变压器的几个绕组之间是通过交变磁场互相联系的，它们在电路上是互相隔离的。由于实际变压器铁心存在涡流损耗和磁滞损耗，这些损耗不仅导致变压器的效率降低，而日引起铁心发热、甚至可能导致绝缘损坏。而铁心的涡流损耗和磁滞损耗都与电压和频率有关，所以对不同的电压和频率，应当选择不同的铁心材料。变压器的漏磁易对变压器

23、附近的元器件和导线形成干扰，为此，在选用变压器作隔离时，应当选择漏磁小的变压器，否则，应对变压器加强磁场屏蔽。由于电源变压器原、副边间存在寄生电容，进入电源变压器初级的高频干扰能通过寄生电容耦合到的次级。而在电源变压器初、次级间增加静电屏蔽后，该屏蔽与绕组间形成新的分布电容，当将屏蔽接地后，可以将高频干扰接地，而起到抗电磁干扰的作用。绕组之间以及对地的绝缘强度取决于需要隔离的耐压水平。该耐压水平包括工作电压、电压波动、可能的瞬态过电压以及为可靠工作而留有的余量。工作频率不仅对变压器的铁心损耗产生影响，而且变压器的阻抗与频率密切相关。由于普通变压器绕组间的寄生电容较大，为了提高对高频干扰的隔离效

24、果，可以在普通变压器绕组间增加一层屏蔽，并将该层屏蔽接地（接地线的长度应尽量短，否则因接地线的阻抗分压而使对扰的衰减变差）而成为隔离变压器。如果在上述基础上，再对变压器的每个绕组都分别增加一层屏蔽，并将各绕组的屏蔽分别接到各绕组的低电位上，其隔离效果会更好。2 ）光电隔离光电隔离采用光电耦合器来实现，通过半导体发光二极管的光发射和光敏半导体（光敏电阻、光敏二极管、光敏三极管、光敏晶闸管等）的光接收，来实现信号传递的。由于发光二极管和光敏半导体是互相绝缘的，从而实现了电路的隔离。如光电耦合器可应用于开关电源的反馈稳压电路中，通过光电耦合器和变压器的隔离作用可使电子设备的主电路与市电电网实现电气隔

25、离，使主电路板为“冷底板”，从而实现了安全隔离。 光电耦合器的输入阻抗与一般干扰源的阻抗相比较小，因此分压在其输入端的干扰电压较小，而且一般干扰源的内阻较大，它所能提供的电流并不大。光电耦合器的外壳是密封的，它不受外部光的影响，其隔离电阻很大（约1012) ，隔离电容很小(pF级）能较好的阻止电路性耦合产生的电磁干扰。只是光电耦合器的隔离阻抗随着频率的提高而降低，抗干扰效果也将降低。3 ）机电隔离机电隔离主要采用继电器来实现其线圈接收信号，机械触点发送信号。机械触点分断时，由于阻抗很大、电容很小，从而阻止了电路性耦合产生的电磁干扰。继电器一般用在弱电控制强电的电路中，如电视机中的遥控开关机电路

26、。通过继电器也可以把低压直流与高压交流隔离开来，使高压交流侧的干扰无法进入低压直流侧。采用继电器的缺点是线圈工作频率低，不适合于工作频率较高的场合使用。由于在机械触点分断信号电流的过程中，由于电路电感的存在，将会在触点间感生过电压，这个过电压可能会导致触点间隙击穿而产生电弧；当触点间隙加大时，电弧熄灭，触点间电压又升高，电弧又重燃；如此重复，直到触点间距足够大，电流中断时为止。上述过程中，产生的电弧和峰值大、频率高的电压脉冲串将通过辐射和传导对其它电路和器件形成强烈的干扰4 ）浮地隔离浮地是指该电路的地与大地无电气连接（绝缘电阻在50 兆欧以上）。采用浮地的目的是将电路或设备与公共接地系统，或

27、与可能引起环流的公共导线隔离开来。浮地还可使不同电位间的电路配合变得容易。实现电路或设备浮地的方法有变压器隔离和光电隔离。如在开关电源部分可将这两种方法相结合实现浮地隔离，从而使设备的主电路的地与市电实现隔离。 采用浮地隔离的优点是该电路不受大地电性能的影响；其缺点是该电路易受寄生电容的影响，而使电路的地电位变动，而且增加了对模拟电路的干扰。3.3 线路板设计时的抗干扰措施在线路板上，由于用作电路电源线、地线和信号线的印制线条具有一定的阻抗，电源线上会因电路状态改变而产生脉动干扰；地线上会造成电路间的公共阻抗耦合；信号线之间因电容耦合（静电感应）和电感耦合（电磁感应）造成串扰；稍长一些的印制线

28、还会对高速电路产生反射干扰等。因此，印制电路板的抗干扰设计与具体电路有着密切的关系，以下讨论PCB 抗干扰设计的措施。3.3.1 线路板走线原则l ）电源线布置： 1、根据电流大小，尽量调宽导线布线。 2、电源线、地线的走向应与资料的传递方向一致。 3、在印制板的电源输入端应接上 10100F 的去耦电容。2 ） 地线布置： 1、数字地与模拟地分开。 2、接地线应尽量加粗，致少能通过 3 倍于印制板上的允许电流，一般应达23mm。 3、接地线应尽量构成死循环回路，这样可以减少地线电位差。 3 ）去耦电容配置： 1、印制板电源输入端跨接 10100F 的电解电容，若能大于100F 则更好。 2、

29、每个集成芯片的Vcc和GND之间跨接一个0.010.1F的陶瓷电容。如空间不允许，可为每410个芯片配置一个110F的钽电容。 3、对抗噪能力弱，关断电流变化大的器件，以及ROM、RAM，应在Vcc和GND间接去耦电容。 4、在单片机复位端“RESET”上配以0.01F的去耦电容。 5、去耦电容的引线不能太长，尤其是高频旁路电容不能带引线。4 ） 器件配置： 1、时钟发生器、晶振和 CPU 的时钟输入端应尽量靠近且远离其它低频器件。 2、小电流电路和大电流电路尽量远离逻辑电路。 3、印制板在机箱中的位置和方向，应保证发热量大的器件处在上方。5 ）功率线、交流线和信号线分开走线功率线、交流线尽量

30、布置在和信号线不同的板上，否则应和信号线分开走线。 6 ）其它原则： 1、总线加 10K 左右的上拉电阻，有利于抗干扰。 2、布线时各条地址线尽量一样长短，且尽量短。 3、PCB 板两面的线尽量垂直布置，防相互干扰。 4、去耦电容的大小一般取 C=1/F，F 为数据传送频率。 5、不用的管脚通过上拉电阻（10K 左右）接 Vcc，或与使用的管脚并接。 6、发热的元器件（如大功率电阻等）应避开易受温度影响的器件（如电解电容等） 。 7、采用全译码比线译码具有较强的抗干扰性。为扼制大功率器件对微控制器部分数字元件电路的干扰及数字电路对模拟电路的干扰，数字模拟电路接地在接向公共接地点时，要用高频扼流

31、环。这是一种圆柱形铁氧体磁性材料，轴向上有几个孔，用较粗的铜 线从孔中穿过，绕上一两圈,这种器件对低频信号可以看成阻抗为零,对高频信号干扰可以看成一个电感(由于电感的直流电阻较大，不能用电感作为高频扼流圈)。当印刷电路板以外的信号线相连时，通常采用屏蔽电缆。对于高频信号和数字信号，屏蔽电缆的两端 都接地，低频模拟信号用的屏蔽电缆，一端接地为好。对噪声和干扰非常敏感的电路或高频噪声特别严重的电路，应该用金属罩屏蔽起来。铁磁屏蔽对500KHz 的高频噪声效果并不明显，薄铜皮屏蔽效果要好些。使用镙丝钉固定屏蔽罩时，要注意不同材料接 触时引起的电位差造成的腐蚀。7）用好去耦电容： 集成电路电源和地之间

32、的去耦电容有两个作用：一方面是本集成电路的蓄能电容，另一方面去掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1F。这个电容的分布电感的典型值是5H。0.1F的去耦电容有5H的分布电感，它的并行共振频率大约在7MHz 左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1F、10F的电容，并行共振频率在 20MHz 以上，去除高频噪声的效果要好一些。 每 10 片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10F左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。 去耦电容的选

33、用并不严格，可按C=1/F，即10MHz取 0.1F,100MHz取 0.01F。在焊接时去耦电容的引脚要尽量短，长的引脚会使去耦电容本身发生自共振。 例如 1000pF 的瓷片电容引脚长度为6.3mm时自共振的频率约35MHz，引脚长12.6mm时为32MHz。 8）降低噪声和电磁干扰的经验 ：可用串个电阻的办法，降低控制电路上下沿跳变速率。 尽量让时钟信号电路周围的电势趋近于0，用地线将时钟区圈起来，时钟线要尽量短。I/O驱动电路尽量靠近印制板边。闲置不用的门电路输出端不要悬空，闲置不用的运放正输入端要接地，负输入端接输出端。尽量用45折线而不用90折线，布线以减小高频信号对外的发射与耦合

34、。时钟线垂直于I/O 线比平行于I/O线干扰小。元件的引脚要尽量短。石英晶振下面和对噪声特别敏感的元件下面不要走线。弱信号电路、低频电路周围地线不要形成电流环路。印刷电路板的抗干扰设计原则10。需要时，线路中加铁氧体高频扼流圈，分离信号、噪声、电源、地。 印制板上的一个过孔大约引起0.6pF的电容；一个集成电路本身的封装材料引起 2pF10pF的分布电容；一个线路板上的接插件，有520H 的分布电感；一个双列直插的24引脚集成电路插座，引入4H18H的分布电感。 3.3.2 PCB合理设置去耦电容去耦电容不是一般称的滤波电容,滤波电容指电源系统用的,去耦电容则是分布在器件附近或子电路处主要用于

35、对付器件自身或外源性噪声的特殊滤波电容,故有特称去耦电容,去耦指“去除(噪声)耦合”之意。去耦电容的一般配置原则：1 ）电源输入端跨接一个10100uF的电解电容器,如果印制电路板的位置允许,采用100uF以上的电解电容器的抗干扰效果会更好。 2 ）为每个集成电路芯片配置一个0.01uF的陶瓷电容器.如遇到印制电路板空间小而装不下时,可每410个芯片配置一个110uF钽电解电容器,这种器件的高频阻抗特别小,在500kHz20MHz范围内阻抗小于1,而且漏电流很小(0.5uA以下)。3 ）对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件,应在芯片的电源线(Vcc)和地线(GND

36、)间直接接入去耦电容。 4 ）去耦电容的引线不能过长，特别是高频旁路电容不能带引线。 5 ）在印制板中有接触器、继电器、按钮等元件时操作它们时均会产生较大火花放电,必须RC 电路来吸收放电电流。一般R取 12K,C取2.247UF。 6 ）CMOS的输入阻抗很高,且易受感应,因此在使用时对不用端要接地或接正电源。 7 ）设计时应确定使用高频低频中频三种去耦电容,中频与低频去耦电容可根据器件与PCB功耗决定,可分别选47-1000uF和470-3300uF;高频电容计算为: C=P/V*V*F。 8 ）每个集成电路一个去耦电容。每个电解电容边上都要加一个小的高频旁路电容。 9 ）用大容量的钽电容

37、或聚酷电容而不用电解电容作电路充放电储能电容。使用管状电时,外壳要接地。 配置电容的经验值。好的高频去耦电容可以去除高1GH的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时,每个集成电路的电源,地之间都要加一个去耦电容。去耦电容有两个作用:一方面是本集成电路的蓄能电容,提供和吸收该集成电路开门关门瞬间的充放电能;另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uF的去耦电容有5nH分布电感,它的并行共振频率大约在7MHz左右,也就是说对于10MHz以下的噪声有较好的去耦作用,对 40MHz以上的噪声几乎不起作用。每10片左右的集成电路要加一片充放电电容，或称

38、为蓄放电容，电容大小可选10uF。最好不用电解电容,电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感,最好使用胆电容或聚碳酸酝电容。去耦电容值的选取并不严格，可按C=1/f计算;即10MHz取0.1uF。由于不论使用怎样的电源分配方案,整个系统会产生足够导致问题发生的噪声,额外的过滤措施是必需的.这一任务由旁路电容完成。一般来说,一个1uF-10uF的电容将被放在系统的电源接入端,板上每个设备的电源脚与地线脚之间应放置一个0.01uF-0.1uF的电容。旁路电容就是过滤器。放在电源接入端的大电容(约 10uF)用来过滤板子产生的低频(比如60Hz线路频率)。板上工作中的设备产生的

39、噪声会产生从100MHz到更高频率间的合共振(harmonics)。每个芯片间都要放置旁路电容,这些电容比较小,大约0.1uF左右。3.3.3 PCB特殊元件的放置大功率管、变压器、整流管等发热器件,在高频状态下工作时产生的热量较多,所以在布局时应充分考虑通风和散热,将这类元器件放置PCB上空气容易流通的地方。大功率整流管和调整管等应装有散热器,并要远离变压器。电解电容器之类怕热的元件也应远离发热器件,否则电解液会被烤干,造成其电阻增大,性能变差,影响电路的稳定性。易发生故障的元器件，如调整管、电解电容器、继电器等,在放置时还要考虑到维修方便。对经常需要测量的测试点,在布置元器件时应注意保证测

40、试棒能够方便地接触。由于电源设备内部会产生50Hz泄漏磁场,当它与低频放大器的某些部分交连时,会对低频放大器产生干扰。因此,必须将它们隔离开或者进行屏蔽处理。放大器各级最好能按原理图排成直线形式,如此排法的优点是各级的接地电流就在本级闭合流动,不影响其他电路的工作。输入级与输出级应当尽可能地远离,减小它们之间的寄生耦合干扰。考虑各个单元功能电路之间的信号传递关系,还应将低频电路和高频电路分开,模拟电路和数字电路分开。集成电路应放置在PCB的中央,这样方便各引脚与其他器件的布线连接。电感器、变压器等器件具有磁耦合,彼此之间应采用正交放置,以减小磁耦合。另外,它们都有较强的磁场,在其周围应有适当大

41、的空间或进行磁屏蔽,以减小对其他电路的影响。在PCB的关键部位要配置适当的高频退耦电容,如在PCB电源的输入端应接一个10F100F的电解电容,在集成电路的电源引脚附近都应接一个 0.01pF左右的瓷片电容。有些电路还要配置适当的高频或低频扼流圈,以减小高低频电路之间的影响。这一点在原理图设计和绘制时就应给予考虑,否则也将会影响电路的工作性能。元器件排列时的间距要适当,其间距应考虑到它们之间有无可能被击穿或打火。含推挽电路、桥式电路的放大器,布置时应注意元器件电参数的对称性和结构的对称性,使对称元器件的分布参数尽可能一致。第四章 结论以上就是本人从几个主要方面探讨了有关数字电子系统的硬件抗干扰

42、的方法。首先分析了电磁干扰的基本理论，重点阐述了电磁干扰源，以传导干扰和辐射干扰为例进行分析。具体从硬件方面来分析抗干扰措施，硬件方面主要从器件使用中抗干扰措施、电路设计抗干扰措施、印制板电路抗干扰措施三方面入手，重点分析了电路设计中抗干扰措施的三个方面：接地技术、滤波技术、隔离技术。并且对PCB 干扰提出了如下几项项措施：线路板走线原则、合理设置去耦电容、特殊器件的处理。通过分析可以得知，这些方法理论上是可以进行抗电磁干扰的。数字电子系统的硬件抗干扰除了上述所讲的之外，应该还有我所不知道的，以及还没有遇到的，这就要求我们不断实践，不断总结经验，以不断提高我们的技术。工业控制是计算机的抗干扰最

43、重要的应用领域也是计算机最艰难的应用环境，经验认为工业控制的抗干扰性能根本在硬件结构。硬件的设计应该近可能的完善。待添加的隐藏文字内容3致谢在本文的撰写过程中，导师石蓝给予了悉心的指导和关心，使我克服了众多困难终于完成了毕业设计的撰写工作。导师渊博的知识、严谨求实的治学态度及敬业精神，给我留下了深刻的印象，并将在我今后的人生道路上产生深远的影响，在此论文完成之际，谨向导师致以崇高的敬意和衷心的感谢！再一次感谢所有关心我、帮助我的人！参考文献1 周旭。电子设备防干扰原理与技术。国防工业出版社，20062 周璧华, 陈彬, 石立华。电磁脉冲及其工程防护。国防工业出版社, 2003.3 冯力。电磁干

44、扰及其抑制技术。电子质量，2003。4 陈修桥, 胡以华, 张建华,等。计算机机箱的电磁脉冲耦合模拟仿真。 系统仿真学报,2004, 16(12): 2786-2788。5 陈莉, 赵永久。电磁脉冲对带孔缝腔体的耦合特性。火控雷达技术, 2005, 34(6): 29-33。6 葛得彪, 闫玉波。电磁波时域有限差分法。西安电子科技大学出版社, 2002。7 王芳。PCB分层设计中控制电磁干扰辐射。计算机与数学工程，2006。8 林国荣。电磁干扰及控制。电子工业出版社，20039 周佩白, 鲁君伟, 傅正财,等。电磁兼容问题的计算机模拟与仿真技术。中国电力出版社,2006。10 孙可平。电磁兼容与抗干扰技术。大连海事学院出版社，2006。11 付建平，周向农。弱点系统中的接地技术。南昌航空工学院学报自然科学版，2002.612 诸邦田。电子线路实用抗干扰技术。北京：人民邮电出版社，199613 中华人民共和国国家标准（GB/T4365-1995 IEC50 (161)-90）。电磁兼容术语。国家技术监督局。