数字抢答器毕业论文.doc

《数字抢答器毕业论文.doc》由会员分享，可在线阅读，更多相关《数字抢答器毕业论文.doc（32页珍藏版）》请在三一办公上搜索。

1、 编号 淮安信息职业技术学院毕业论文题 目数字抢答器学生姓名李斌斌学 号41083022系 部电气工程系专 业电气自动化班 级410830指导教师吴 伟 顾问教师王庆海二一年七月 摘 要数字抢答器是一种非常实用的电子系统，但现在多用的抢答器多是用PLC或单片机作为控制核心的抢答器。PLC系统造价高昂，用PLC作为核心的抢答器价格更是高的离谱，抗电磁干扰性能弱。普通小型知识竞赛不可能用到。单片机系统需要专业的编程软件和烧录系统，对专业知识要求较高。本文设计的数字组抢器结构简单，只需要几块常用数字集成电路即可拥有抢答器的功能。该抢答器由主体电路和拓展电路组成。优先编码电路、锁存器、译码电路将参赛队

2、的输入信号在显示器上输出；用控制电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现即时功能，构成拓展电路。关键词：抢答电路； 时序控制电路； 数字抢答器 目 录摘 要I第一章绪 论1第二章 设计要求及方案选择22.1设计要求22.2方案选择22.2.1主体电路选择方案：22.2.2驱动电路选择方案：22.3抢答器工作原理及组成框图32.3.1抢答器工作原理32.3.2抢答器的组成框图及其原理3第三章 单元电路设计53.1抢答电路设计53.1.1原理图设计53.1.2抢答器电路组成63.2定时电路设计113.2.1定时电路原理图113

3、.2.1定时电路原理设计113.2.2对定时器进行预置123.2.555逻辑块133.3声音报警电路的设计143.3.1 555定时器组成多谐振荡器143.3.2蜂鸣器报警电路153.4时序控制电路的设计16第四章 仿真分析174.1抢答电路仿真184.2定时器电路仿真18第五章 制作与调试195.1制作抢答器195.2电路调试195.2.1通电准备195.2.2单元电路检测195.3组装调试205.3.1元器件检测205.3.2连接电路205.3.3电路调试20第六章 总结与展望21致 谢23参考文献25附录1 定时抢答器的主体逻辑电路图27附录2 元件清单28第一章 绪 论智力竞赛是一种生

4、动活泼的教育方式，而抢答就是智力竞赛中非常常见的一种答题方式。抢答能引起参赛者和观众的极大兴趣，并且能在极短的时间内，使人们迅速增加一些科学知识和生活常识。但是，在这类比赛中，对于谁先谁后抢答，在何时抢答，如何计算答题时间等等问题，若是仅凭主持人的主观判断，很容易出现误判。所以，我们就需要一种具备自动锁存，置位，清零等功能智能抢答器来解决这些问题。在本次课程设计主要设计一个供八人使用的定时抢答器。要求实现以下主要功能：（1）为8位参赛选手各提供一个抢答按钮，分别编号S0、S1、S2、S3、S4、S5、S6、S7；（2）主持人可以控制系统的清零与抢答开始；（3）抢答器要有数据锁存与显示的功能。抢

5、答开始后，若有任何一名选手按动抢答按钮，则要显示其编号至系统被主持人清零，并且扬声器发出提示，同时其他人再按对应按钮无效；（4）抢答器要有自动定时功能，并且一次抢答时间由主持人任意设定。当主持人启动“开始”键后，定时器自动减计时，并在显示器上显示。同时扬声器上发出短暂声响；（5）参赛选手只有在设定时间内抢答方为有效抢答。若抢答有效，则定时器停止工作，并且显示抢答开始时间直到系统被清零；（6）若设定时间内没有选手进行抢答（按对应按钮），则系统短暂报警，并且禁止选手超时抢答，定时器上显示00。数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；用控制

6、电路和主持人开关启动报警电路，以上两部分组成主体电路。通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。利用本次设计出的电路制造成的定时抢答器，即可轻松实现在8人或8个代表队之间进行的抢答比赛中进行控制，使得这一活动更加趣味、公平。第二章 设计要求及方案选择2.1设计要求本次课程设计要求使用逻辑块，7段译码显示器等元件设计一个8路数字抢答器，该抢答器应具有以下功能：（1）为8位参赛选手各提供一个抢答按钮，分别编号S0、S1、S2、S3、S4、S5、S6、S7；（2）主持人可以控制系统的清零与抢答开始；（3）抢答器要有数据锁存与显示的功能。抢答开始后，若有任何一名

7、选手按动抢答按钮，则要显示其编号至系统被主持人清零，并且扬声器发出提示，同时其他人再按对应按钮无效；（4）抢答器要有自动定时功能，并且一次抢答时间由主持人任意设定。当主持人启动“开始”键后，定时器自动减计时，并在显示器上显示。同时扬声器上发出短暂声响；（5）参赛选手只有在设定时间内抢答方为有效抢答。若抢答有效，则定时器停止工作，并且显示抢答的队伍编号直到系统被清零（6）若设定时间内没有选手进行抢答（按对应按钮），则系统短暂报警，并且禁止选手超时抢答，定时器上显示00。2.2方案选择根据图2-1所示的设计思路，该抢答器有两部分电路组成，即主体电路和驱动电路。主体电路的作用是判断哪位选手先按下抢答

8、按钮。驱动电路用来产生计时用的脉冲2.2.1主体电路选择方案：(1)选手触摸按钮后的信号首先进入RS触发器， CP脉冲控制锁存效果，然后输出再进行编码，译码显示。 (2)选手触摸按钮后的信号首先进行编码，然后利用74LS279锁存器，它的输出直接控制锁存功能，然后主持人开关控制锁存器的片选端，发挥清零作用。锁存器的输出直接进入译码器然后显示。方案（1）会使用较多的RS触发器。所以我选择了(2) 号方案。2.2.2驱动电路选择方案： （1）利用单稳电路控制延迟时间和分频器CC4060进行分频产生间歇式方波。 （2）采用单稳电路控制延迟时间和比较简单的振荡器线路，经比较选用施密特反相器构成的方波发

9、生器比较简单，因为方波发生器的频率都比较低，所以选用555定时电路。2.3抢答器工作原理及组成框图2.3.1抢答器工作原理根据要求应具有抢答器具有锁存、定时、显示功能。即当抢答开始后，选手抢答按动按钮，锁存器锁存相应的选手编码，同时用LED数码管把选手的编码显示出来，并且开始抢答时间的倒计时，同时用LED数码管把选手的所剩抢答时间显示出来，以提醒主持人和选手。抢答时间可设定30S。接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”抢答器工作。定时器倒计时，选手在定时时间内抢答时，抢答器完成：优先判断、编号锁

10、存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。2.3.2抢答器的组成框图及其原理定时抢答器的总体框图下图所示。他主要由主体电路和扩展电路两部分组成。主体部分完成基本的抢答功能，即开始抢答后，当选手按动抢答键时，能显示选手的编号;同时能封锁输入电路，禁止其他选手抢答。扩展电路完成定时抢答的功能。 抢答按钮优先编码电路锁存器译码电路显示电路主持人控制开关 控制电路秒脉冲产生电路定时电路译码电路显示电路主体电路拓展电路图 2-1 定时抢答器的总体框图图2-1所示定时抢答器的工作过程是：接通电源时，节目支持人将开

11、关置于“清除”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时器显示设定的时间，当主持人宣布抢答题目后，说一声“抢答开始”，同时将控制开关拨到“开始”位置，抢答器处于工作状态，定时器开始倒计时，当定时时间到，却没有选手抢答时，输入电路被封锁，禁止选手超时后抢答。当选手在定时时间内按动抢答键时，抢答器会完成下面几个工作：1. 优先编码电路立即分辨出抢答者的编号，并由锁存器进行锁存，然后有译码显示电路显示编号；2. 制电路要对输入编码电路进行封锁，避免其他选手再次进行抢答；3. 控制电路要使定时器停止工作，时间器上显示抢答时间，并保持到主持人将系统清零为止，以便进行下一轮抢答。第三章 单元电路设

12、计3.1抢答电路设计3.1.1原理图设计图 3-1 抢答电路原理图抢答器电路设计电路如图3-1所示。电路选用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。工作过程：开关S置于清除端时，RS触发器的 R、S端均为0，4个触发器输出置0，使74LS148的优先编码工作标志端（图中5号端）0，使之处于工作状态。当开关S置于开始时，抢答器处于等待工作状态，当有选手将抢答按键按下时（如按下S5），74LS148的输出经

13、RS锁存后，CTR=1,RBO(图中4端) =1,七段显示电路74LS48处于工作状态，4Q3Q2Q=101,经译码显示为“5”。此外，CTR，使74LS148 优先编码工作标志端（图中5号端），处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148的 此时由于仍为CTR，使优先编码工作标志端（图中5号端），所以74LS148仍处于禁止状态，确保不会显示出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将S开关重新置“清除”然后再进行下一轮抢答。3.1.2抢答器电路组成1. 编码、锁存电路 编码、锁存电路由优先编码器74LS148和RS锁存器74LS279组成。优

14、先编码器74LS148是8线输入3线输出的二进制编码器（简称8-3线二进制编码器），其作用是将输入这8个状态分别编成8个二进制码输出。优先编码器允许同时输入两个以上的编码信号，不过在优先编码器将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。其功能表如表2.1所示。由表看出74LS148的输入为低电平有效。优先级别从至依次降低。另外，它有输入使能，输出使能和。1) 74LS148编码器74LS148引脚图图3-2 74LS148的符号图和管脚图74LS148芯片的功能表表3.1 74LS148功能表输入输出I0 I1 I2 I3 I4 I5 I6 I

15、72 1 0EX 1X X X X X X X X1 1 11 101 1 1 1 1 1 1 11 1 1 1 00X X X X X X X 00 0 0 0 10X X X X X X 0 10 0 1 0 10X X X X X 0 1 10 1 0 0 10X X X X 0 1 1 10 1 1 0 10X X X 0 1 1 1 11 0 0 0 10X X 0 1 1 1 1 11 0 1 0 10X 0 1 1 1 1 1 11 1 0 0 100 1 1 1 1 1 1 11 1 1 0 1 优先编码器是8线输入3线输出的二进制编码器,其作用是将输入 I0至I7 ，8个状态

16、分别编成8个二进码输出.其功能如真值表所示.由表可以看出74LS148的输入为低电平有效.优先级别从 I7至I0递降.另外它有输入使能,输出使能S和EX；a. =0允许编码, =1禁止编码,输出210=111;b. S主要用于多个编码器电路的级联控制，即S总是接在优先级别低的相邻编码器的端，当优先级别高的编码器允许编码，而无输入申请时，S =0，从而允许优先级低的相邻编码器工作，反之若优先级高的编码器有编码时，S=1，禁止相邻级别低的编码器工作c. EX=0表示210是编码输出，EX =1表示210不是编码输出EX为输出标志位。单片74LS148组成8-3进制输出的编码器，其输出8421BCD

17、。由表中不难看出，在电路正常工作状态下，允许当中同时有几个输入端为低电平，即有编码输入信号。的优先权最高，的优先权最低。当时，无论其余输入端有无输入信号（表中以X表示），输出端输出的编码，即。当、时，无论其余输入端有无输入信号，只对编码，输出为。74LS279芯片具有锁存器的功能，其内部是由4个RS触发器组成的。当有一个人优先抢答后其他的就不能抢答，其它的虽然有电平输入，但是输入的电平保持原态不变。其引脚图如下图所示图3-3 74LS279引脚图输入1 2 输出Q0 0 00 X 1X 0 11 1 01 1 11110没改变表3.2 74LS279 锁存器功能表 其中：TCU 是加计数进位输

18、出端，当加计数到最大数值时，TCU 发出一个低电平信号（平时为高电平）；TCD 为见计数借位输出端，当减计数到0时，TCD 发出一个低电平信号（平时为高电平），TCU 和TCD 负脉冲宽度等于时钟低电平宽度。2.译码、显示电路译码电路由74LS48组成。而译码是编码的逆过程，其任务是恢复编码的愿意。用七段数码显示器显示抢答组别号码。按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。1) 74LS48七段显示译码器74LS48芯片是一个十进制（BCD）译码器，可用来驱动共阴极的发光二极管显示器。74LS48的内部有升压电阻，因此无需外接电阻（可直接与显示器相连接）。74LS48其引脚图如

19、下图，其功能表如下表图3-4 74LS48引脚图74LS48的功能表如下表所示。其中，A3A2A1A0为8421BCD码输入端，ag为7段译码输出端。表3.3 74LS48的功能表功能或数字输 入输 出显示字型 a b c d e f g灭 灯试 灯动态灭零 0 0 0 0 0 0 00（输入）100 0 0 0 0 0 01 1 1 1 1 1 10 0 0 0 0 0 0灭灯8灭灯01234567891 11 1 1 1 1 1 1 1 1 0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 111111

20、111111 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 1 0 1 10123456789常用的七段显示器件：半导体数码管将十进制数码分成七个字段，每段为一发光二极管。半导体数码管（或称LED数码管）的基本单元是PN结，目前较多采用磷砷化镓做成的PN结，当外加正向电压时，就能发出清晰的光线。单个PN结可以封装成发光二极管，多个PN结可以按分段式封装成半导体数码管，其管脚排列如下图所示。 半导体显示

21、器管脚排列图 共阴极接线图 共阳级接线图图3-5 七段数字显示器引脚及接线图图3-6 七段数字显示器发光段组合本设计用到的共阴极显示器和74LS48。74LS48可以驱动共阴极的发光显示器，其内部有升压电阻，无需外接电阻（可以直接与显示器相连接）。为试灯输入： 当 =0时，/=1时，若七段均完好，显示字形是“8”，该输入端常用于检查74LS48显示器的好坏; 当 =1时，译码器方可进行译码显示。用来动态灭零，当 =1时， 且=0，输入A3A2A1A0=0000时，则/=0使数字符的各段熄灭； /为灭灯输入/灭灯输出，当 =0时不管输入如何, 数码管不显示数字；/ 为控制低位灭零信号,当=1时,

22、 说明本位处于显示状态;若 =0, 且低位为零, 则低位零被灭。3.2定时电路设计3.2.1定时电路原理图图3-7定时电路原理图3.2.1定时电路原理设计该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、74LS48译码电路和2个7段数码管即相关电路组成。具体电路如图2.7所示。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。74192的预置数控制端实现预置数，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。按键弹起后，计数器开始减法计数工作，并将时间显示在共阴极

23、七段数码显示管DPY_7-SEG 上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，以后选手抢答无效。下面结合图2-7具体讲一下标准秒脉冲产生电路的原理。结合图2-7，图中电容C的放电时间和充电时间分别为 ，于是从NE555的3端输出的脉冲的频率为，结合我们的实际经验及考虑到元器件的成本，我们选择的电阻值为R1=15K，R2=68K，C=10uF，代入到上式中即得，即秒脉冲。表3.4 555定时器功能表输入输出uI1uI2uOV状态00导通2/31/310导通2/31/311截止2/31/31不变不变3.2.2对定时器进行预置174L

24、S192芯片的介绍1) 74LS192的引脚图图3-8 74LS192引脚图2) 74LS192功能表表3.5 74LS192功能表 输入 输出MRD3D2D1D0Q3Q2Q1Q01000000dcbadcba011 加计数011 减计数其中：TCU 是加计数进位输出端，当加计数到最大数值时，TCU 发出一个低电平信号（平时为高电平）；TCD 为见计数借位输出端，当减计数到0时，TCD 发出一个低电平信号（平时为高电平），TCU 和TCD 负脉冲宽度等于时钟低电平宽度。2. 74LS192的预置数的计算根据要求使用两片74LS192的异步置数功能构成三十进制减法计数器。30进制数器的预制数为N

25、=（0011 0000）8421BCD=（30）D。74LS192（1）计数器从0011状态开始计数，因此，就因取D3D2D1D0=0011。；74LS192是计数器从0000状态开始计数，那么，就因取D3D2D1D0=0000。计数脉冲从CP端输入。它的计数原理十，每当地为计数器的BO端发出负跳变借位脉冲时，高位计数器减1计数。当高位计数器处于全0，同时在CPD=0期间，高位计数器BO=LD=0，计数器完成异步制数，之后BO=LD=1，计数器在CPD时钟脉冲作用下，进入下一轮减计数。3.2.555逻辑块图3-9 555逻辑块是电压控制端 DIS 是放电端 TH是高电平触发端 CO是使能端GN

26、D是接地 OUT是输出端 是直接置0端 是低电平触发器3.3声音报警电路的设计蜂鸣器发声电路（如图3-11）主要负责：1、当有抢答信号输入时，扬声器发出声音以提醒其它人已经有人先抢答了。2、用集成555定时器组成多谐振荡器。3.3.1 555定时器组成多谐振荡器555定时器是一种应用特别广泛作用很大的集成电路，属于小规模集成电路，在很多电子产品中都有应用。555定时器的作用是用内部的定时器来构成时基电路，给其他的电路提供时序脉冲。555定时器的内部电路框图如图3-10所示。其引脚功能：Vi1（TH）：高电平触发端，简称高触发端，又称阈值端，标志为TH。Vi2（）：低电平触发端，简称低触发端，标

27、志为。VCO：控制电压端。VO：输出端。Disc：放电端。：复位端。图3-10 555集成块内部原理图555定时器内含一个由三个阻值相同的电阻R组成的分压网络，产生VCC和VCC两个基准电压；两个电压比较器C1、C2；一个由与非门G1、G2组成的基本RS触发器（低电平触发）；放电三极管T和输出反相缓冲器G3。是复位端，低电平有效。复位后, 基本RS触发器的端为1（高电平），经反相缓冲器后，输出为0（低电平）。分析图3.3.1的电路：在555定时器的VCC端和地之间加上电压，并让VCO悬空，则比较器C1的同相输入端接参考电压VCC，比较器C2反相输入端接参考电压VCC ，为了学习方便，我们规定：

28、当TH端的电压VCC时，写为VTH=1，当TH端的电压VCC时，写为VTR=1，当端的电压VCC时，写为VTR=0。（1）低触发：当输入电压Vi2VCC 且Vi1VCC 且Vi1VCC，则VTH=1，比较器C1输出为低电平，无论C2输出何种电平，基本RS触发器因=0，使1，经输出反相缓冲器后，VO0；T导通。这时称555定时器“高触发”。3.3.2蜂鸣器报警电路下图中当电源经R14、R15对C1充电到Vc2/3Vcc时，OUT脚输出由高变低，放电管（7脚内的VT）导通，电容C1经R2和IC1-7脚内导通的VT进行放电，当Vc1/3时，OUT脚输出由低变高，电容器C1再次充电。上述过程周而复始，

29、从而就形成了振荡，产生的脉冲信号从3脚供使用。图3-11 蜂鸣器报警电路3.4时序控制电路的设计抢答与定时电路的时序控制电路如下图所示时序控制电路是抢答器设计的关键，它要完成以下三项功能：主持人将控制开关拨到开始位置时，抢答电路和定时电路进入正常抢答工作状态。 当参赛选手按动抢答按键时，抢答电路和定时电路停止工作。当设定的抢答时间到，无人抢答时表示此次抢答无效。 图3-12时序控制电路根据上面的功能要求以及图3-1抢答电路，设计的时序控制电路如图2-12所示。图中，与门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输入使能端（即图3-2中的5端）。工作原理是：主

30、持人控制开关从清除位置拨到开始位置时，来自于图2.3中的74LS279的输出 1Q,即CTR=0，经G3反相，输出为1，则555产生的时钟信号CP能够加到74LS192的CPD时钟输入端（图中用CLCK表示接入到74LS192CPD端的信号），定时电路进行递减计时。同时，在定时时间未到时，则定时到信号为 1，门G2的输出 =0，使 74LS148处于正常工作状态，从而实现功能的要求。当选手在定时时间内按动抢答按键时，CTR1，经G3反相，输出为0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出 =1，74LS148处于禁止工作状态，从而实现功能的要求。当定时时间到时，则定时到信号为

31、0，/ST=1，74LS148处于禁止工作状态，禁止选手进行抢答。同时，门G1处于关门状态，封锁时钟CP信号，使定时电路保持00状态不变，从而实现功能的要求。第四章 仿真分析1.仿真软件介绍 Proteus ISIS是英国Labcenter公司开发的电路分析与实物仿真软件。它运行于Windows操作系统上，可以仿真、分析(SPICE)各种模拟器件和集成电路，该软件的特点是：实现了单片机仿真和SPICE电路仿真相结合。具有模拟电路仿真、数字电路仿真、单片机及其外围电路组成的系统的仿真、RS232动态仿真、I2C调试器、SPI调试器、键盘和LCD系统仿真的功能；有各种虚拟仪器，如示波器、逻辑分析仪

32、、信号发生器等。支持主流单片机系统的仿真。目前支持的单片机类型有：68000系列、8051系列、AVR系列、PIC12系列、PIC16系列、PIC18系列、Z80系列、HC11系列、MSP430系列、ARM7以及各种外围芯片。提供软件调试功能。在硬件仿真系统中具有全速、单步、设置断点等调试功能，同时可以观察各个变量、寄存器等的当前状态，因此在该软件仿真系统中，也必须具有这些功能；同时支持第三方的软件编译和调试环境，如Keil C51 uVision2等软件。具有强大的原理图绘制功能。总之，该软件是一款集单片机和SPICE分析于一身的仿真软件，功能极其强大。2.PROTEL 软件介绍 PROTE

33、L：PROTEL是PORTEL公司在80年代末推出的EDA软件，在电子行业的CAD软件中，它当之无愧地排在众多EDA软件的前面，是电子设计者的首选软件，它较早就在国内开始使用，在国内的普及率也最高，有些高校的电子专业还专门开设了课程来学习它，几乎所有的电子公司都要用到它，许多大公司在招聘电子设计人才时在其条件栏上常会写着要求会使用PROTEL。早期的PROTEL主要作为印制板自动布线工具使用，运行在DOS环境，对硬件的要求很低，在无硬盘286机的1M内存下就能运行，但它的功能也较少，只有电路原理图绘制与印制板设计功能，其印制板自动布线的布通率也低，而现今的PROTEL已发展到PROTEL99S

34、E，是个庞大的EDA软件，完全安装有200多M，它工作在WINDOWS95环境下，是个完整的板级全方位电子设计系统，它包含了电路原理图绘制、模拟电路与数字电路混合信号仿真、多层印制电路板设计（包含印制电路板自动布线）、可编程逻辑器件设计、图表生成、电子表格生成、支持宏操作等功能，并具有Client/Server （客户/服务器）体系结构，同时还兼容一些其它设计软件的文件格式，如ORCAD，PSPICE，EXCEL等，其多层印制线路板的自动布线可实现高密度PCB的100布通率。4.1抢答电路仿真4.2定时器电路仿真 第五章 制作与调试根据需求选择电路的设计单元进行组合，完成系统的原理图设计与 P

35、CB 设计，对制作好的 PCB 板，或准备好的面包板，按照装配图或原理图进行器件装配，装配好之后进行电路的调试。5.1制作抢答器经过一系列模拟仿真，确认设计正确无误之后，在面包板上安装元件，并尽进行焊接，制作抢答器实实物。5.2电路调试5.2.1通电准备打开电源之前，先按照系统原理图检查制作好的电路板的通断情况，并取下 PCB 上的集成块，然后接通电源，用万用表检查板上的各点的电源电压值，完好之后再关掉电源，插上集成块。5.2.2单元电路检测1) 抢答电路 把主持人的控制开关设置为“清除”位置，用万用表检查 RS 触发器的 端为低电平，输出端（ 4Q1Q ）全部为低电平。于是 74LS48 的

36、 BI=0 ，显示器灭灯； 74LS148 的选通输入端 ST=0 ， 74LS148 处于工作状态，此时锁存电路不工作。然后把主持人的控制开关拨到“开始”位置，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，给 8 路抢答端口即输入端给上低电平的输入信号，如当有选手将按键按下时， 74LS148 的输出 =010 ， =0 ，经 RS 锁存器后， CTR=1 ， BI=1 ， 74LS279 处于工作状态， 4Q3Q2Q=101 ， =0 ，经 RS 锁存器后，出“ 5 ”。此外， CTR=1 ，使 74LS148 仍处于禁止工作状态，其它按键的输入信号不会被接收。 2)

37、定时电路 用示波器检查 555 的输出波形是否为 1Hz 的方波信号，如不是对 555 的外围电路进行调整达到要求为止 。 给 74LS192 的数据输入端设定一次抢答的时间，如 35 秒（ 00110101 ）的八位数据。观察显示器的显示时间是否进行减一的计数。有问题按原理进行修改。 3) 时序控制 主持人将控制开关拨到“开始”位置时，抢答电路和定时电路进入正常抢答工作状态。 当参赛选手按动抢答键时，抢答电路和定时电路停止工作。 当设定的抢答时间到，无人抢答时，同时抢答电路和定时电路停止工作。5.3组装调试5.3.1元器件检测用数字集成电路测试仪检测所用的集成电路。通过查阅集成电路手册，标出

38、电路图中各集成电路输入、输出端的引脚编号。各元件是否完好无损。5.3.2连接电路按电路图连接电路。先在电路板上插好各种器件。在插器件的时候，要注意器件的活口方向，同时要保证各管脚与插座接触良好，管脚不能弯曲或折断。指示灯的正、负极不能接反。在通电以前先用万用表检查各器件的电源接线是否正确。5.3.3电路调试 首先按照抢答器的功能进行操作，若电路满足要求，说明电路没有故障。若某些功能不能实现，就要设法查找并排出故障，排出故障可按照信息流程的正向（由输入到输出）查找，也可以按信息流程逆向（右输出到输入）查找。1、显示电路的调试 主要是由一块74148和一块7448芯片以一个七段LED数码显示器组成

39、的.在调试时,可以在编码器的各输入端接上开关,当接上电源后,用各开关打开或断开来判断七段LED数码显示器是否显示正常.2、 锁存电路的调试 在调试锁存电路时,我们可以在各触发器的Q端接上一个发光二极管,接上电源,主持人开关打开,任意按下一路抢答开关,看其对应的发光二极管是否亮,然后再按其它开关,这时其它的二极管应该不发亮则正常。其它二极管发光则不正常。3、 清零电路调试 清零是由主持人控制的.这个电路比较简单,只有一个指示灯,当主持人开关断开时,指示灯通过接地连接到各触发器的清零端,这时七段LED数码显示器应显示为0,如果不为零则电路不正常.第六章 总结与展望抢答器一般分为电子抢答器和电脑抢答

40、器。电子抢答器的中心构造一般都是由抢答器由数字电子集成电路组成，其搭配的配件不同又分为，非语音非记分抢答器和语音记分抢答器。非语音记分抢答器构造很简单，就是一个抢答器的主机和一个抢答按钮组成，在抢答过程中选手是没有记分的显示屏。语音记分抢答器是由一个抢答器的主机、主机的显示屏以及选手的记分显示屏等构成，具有记分等功能。电子抢答器多适用于学校和企事业单位举行的简单的抢答活动。电脑抢答器又分为无线电脑抢答器和有线电脑抢答器。无线电脑抢答器的构成是由：主机和抢答器专用的软件和无线按钮。无线电脑抢答器利用电脑和投影仪，可以把抢答气氛活跃起来，一般多使用于电台等大型的活动。有线电脑抢答器也是由主机和电脑

41、配合起来，电脑再和投影仪配合起来，利用专门研发的配套的抢答器软件，可以十分完美的表现抢答的气氛。性能十分优越，但造价高昂。简易逻辑数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；通过定时电路和译码电路将秒脉冲产生的信号在显示器上输出实现计时功能，构成扩展电路。通过PLC系统和单片机可以更好的实现抢答器的制作，但PLC系统造价高昂，用PLC设计抢答器就是大材小用，而且严重浪费钱，单片机系统需要专业的编译、烧录系统，对专业知识的要求较高，故很少有人用单片机设计抢答器。而采用数字电路技术设计的抢答器与目前常用的抢答器相比，首先，电路连接简单，为大多

42、数功能单元都能通过数字电路和逻辑块完成，第二，工作性能可靠，抗干扰能力优于PLC、单片机抢答器。所以本设计是一个实用的工程设计，具有创新性。抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中，它能迅速、客观地分辨出最先获得发言权的选手。早期的抢答器只有几个三极管、可控硅、发光管等原件，能通过发光管的指示灯辨认出选手的号码。现在大多数抢答器均使用单片机或数字集成电路，并增加了许多新功能，如选手号码显示、抢按前或抢按后的计时、选手得分显示等功能。未来的抢答器可能还会出现系统自动发声提示抢答队伍的功能。随着科技的发展，现在的抢答器有着数字化，智能化的方向发展，这就必然提高了抢答器的成本。鉴于现在小规模的知识竞赛越来越多，操作简单，经济实用的小型抢答器必将大有市场。致 谢在论文完成之际，我首先向关心帮助和指导我的指导老师韩伟表示衷心的感谢并