数字钟论文电子技术综合设计 毕业设计.doc
《数字钟论文电子技术综合设计 毕业设计.doc》由会员分享,可在线阅读,更多相关《数字钟论文电子技术综合设计 毕业设计.doc(32页珍藏版)》请在三一办公上搜索。
1、中国矿业大学徐海学院电子技术综合设计姓 名: 李 昕 学 号: 22060669 专 业: 理工提高06-2(信息工程) 题 目: 简易数字钟 专 题: 电子技术综合设计 指导教师: 毕文艳 设计地点: 电工电子实验室 时 间: 年 月 电子技术综合设计任务书学生姓名 李昕 专业年级 理工提高06-2 学号 22060669 设计日期:2008年 月 日 至 2008年 月 日设计题目: 电子技术综合设计设计专题题目:简易数字钟设计主要内容和要求:1. 主要内容: 用 CC4518双四位BCD同步加计数器设计60秒、60分、24小时归0的计数电路; 用CC4511 七段译码驱动/锁存器及LG5
2、011AH共阴数码管设计译码及显示电路(数码管需加限流电阻); 用脉冲开关设计校准功能; 用32768Hz晶振构成秒脉冲信号发生器,(32768Hz脉冲需经过CD4060的14级分频得到2Hz脉冲,再经过CD4040的2分频得到秒脉冲。2. 整体电路原理图60秒(60分)及24小时-计数、译码、显示(4路)用8K复印纸手工画 3. EWB仿真图60秒、60分、24小时-计数、译码、显示(6路)计算机打印4. 设计原理图用PROTEL99设计原理图并打印。5. 设计PCB版图用PROTEL99设计PCB板并打印。6. 功能扩展要求设计:整点报时功能 12小时归1计数电路指导教师签字:摘 要在当代
3、繁忙的工作与生活中,时间与我们每一个人都有非常密切的关系,每个人都受到时间的影响。为了更好的利用我们自己的时间,我们必须对时间有一个度量,因此产生了钟表。数字钟以其显示时间的直观性、走时准确性已成为人们日常生活中必不可少的必需品,广泛用于个人家庭以及车站、码头、剧院、办公室等公共场所,给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术,使数字钟具有走时准确、性能稳定、携带方便等优点,它还用于计时、自动报时及自动控制等各个领域。钟表的发展是非常迅速的,从刚开始的机械式钟表到现在普遍用到的数字式钟表,即使现在钟表千奇百怪,但是它们都有一种基本功能计时功能
4、,只是工作原理不同而已。作为一种计时工具,数字钟的基本组成部分离不开计数器,在控制逻辑电路的控制下完成预定的各项功能。关键词:数字钟,计数,译码,显示,石英晶振,555定时器, RS触发器,数据选择器目 录1 系统概述11.1系统设计思路11.2 设计方案与论证.11.2.1总体方案框图11.2.2原理示意图.11.2.3元件选择12 硬件电路设计.32.1 硬件电路组成框图.32.2 各部分硬件电路设计 32.2.1译码/显示模块电路.32.2.2计数模块电路 52.2.3年、月、日、星期计数电路(扩展) 72.2.4校准模块电路 82.2.5脉冲模块电路.82.2.6整点报时模块电路(扩展
5、)102.2.7闹钟电路(扩展) .113 系统调试.133.1调试步棸133.2 EWB仿真过程中遇到的问题及解决办法.133.2.1遇到的问题.133.2.2现象分析及排除方法.133.3 Protel仿真过程中遇到的问题及解决办法.133.3.1元件问题.133.3.2封装问题.134 焊接.144.1 核查.144.2 焊接步骤.144.3 说明及注意事项.145 结束语.156 参考资料.166.1 参考文献.166.2 参考网站.167 附录. 177.1 附录一:设计原理图177.2 附录二:EWB仿真图.187.2.1 时、分、秒设计仿真电路7.2.2 年、月、日设计仿真电路7
6、.2.3 数字钟完整设计仿真图7.3 附录三:Protel仿真图.197.4 附录四:PCB设计版图.207.5 附录五:焊接元件清单211 系统概述1.1系统设计思路数字钟实际上是一个对标准频率进行计数的计数电路。由于计数的起始时间不可能与标准时间一致,故需要在电路上加一个校时电路,同时标准的1Hz时间信号必须做到准确稳定,通常使用石英晶体振荡器电路构成数字钟。一个基本的数字钟主要由译码显示器,时、分、秒计数器,校时电路,报时电路和信号发生脉冲电路组成。分、秒计数器均采用60进制计数,每累计60发出一个脉冲信号,该信号将被送到下一级计数器。时计数器采用24进制计数;译码显示电路将时、分、秒计
7、数器的输出状态经七段显示译码器译码,通过六位LED七段显示器显示出来。1.2设计方案与论证1.2.1总体方案框图图1.1是根据设计要求给出的总体设计方案框图(软仿真详见附录二)。图1.1 总体设计方案框图1.2.2原理示意图根据总体方案框图制定出了基本原理图,详见附录一。1.2.3元件选择一、时、分、秒电路的元件选择: 计数电路:由于时、分、秒计数电路电路的计数初值都为零,所以可采用不预置初值的计数器CC4518,构成60进制或24进制计数电路,然后进行级联组成秒、分、小时计数; 译码电路:由于七段数码管为BCD编码,所以我们采用BCD7 段锁存译码驱动器CC4511组成译码电路; 显示电路:
8、采用七段共阴极数码管,每个显示模块由两个数码管组成; 校准电路:由于每个机械开关具有抖动现象,所以我们采用RS 基本触发器及单刀双掷开关来组成校准电路, 每搬动一次开关产生一个计数脉冲, 实现校时功能; 信号发生脉冲电路:利用CD4060和32768的晶振构成32768hz的信号发生器,然后经过CD4060的14级分频分出2Hz,再经过CD4040的2分频分出1Hz秒脉冲。二、年、月、日电路元件的选择(扩展): 计数/译码电路:由于年、月、日计数电路的计数初值不为零,所以选用可预置初值的计数器74160,构成年、月、日计数电路; 数据选择电路:由于大、小月以及2月的天数不同,所以要对设计的不同
9、的日计数电路进行选择输出,采用7415016选1数据选择器。 显示/译码电路、校准电路和信号发生脉冲电路与时、分、秒电路相同。2 硬件电路设计2.1硬件电路组成框图根据EWB仿真图以及各模块电路具体设计,进行了Protel仿真,详见附录三。2.2 各部分硬件电路设计2.2.1译码/显示模块电路译码/显示模块原理图如图2.1所示图2.1 译码/显示电路原理图 采用共阴极数码管,数码管的af管脚需接限流电阻,以防电流过大烧坏数码管; 限流电阻计算:数码管的工作电压为U(手册数据),工作电流为I(手册数据),译码器输出的高电平Uag,则限流电阻上的电压应为UU,电阻阻值: R(UagU)/ I CC
10、4511:7段锁存/译码/驱动器,管脚图,如图2.2所示:图2.2 CC4511管脚图CC4511功能表:显示输 入输 出LEBILTDCBAabcdefg001100001111110101100010110000201100101101101301100111111011401101000110011501101011011011601101100011111701101111110000801110001111111901110011110011消隐01 1101000000001111消隐010000000锁存111锁存灯测试01111111CC4511功能说明: 灯测试功能:LT可检
11、查七段显示器各字段是否能正常发光。当LT = 0时,不论Q0Q3状态如何,七段全部显示,以检查各字段的好坏; 消隐功能: 当BI=0时,输出ab都为低电平,各字段熄灭; 数码显示: 当BI=1 LT=1 LE=0,译码器工作,当3210端输入8421BCD码时,译码器对应的输出端输出高电平1,数码显示相应的数字; 锁存:在LE从“0”转换到“1”时,输出显示由输入的BCD码决定。2.2.2计数模块电路计数模块是数字中必不可少非常重要的一部分。时、分、秒分别为24、60、60进制的计数。计数电路的设计可采用异步反馈置零法,先按二进制计数级联起来构成计数器,当计数状态达到所需要的模值后,经门电路译
12、码、反馈,产生复位脉冲,将计数器清零,然后重新开始下一个循环。本次设计,译码电路采用的芯片是CC4518。一、CC4518简介:CC4518:双BCD同步加法计数器,管脚图如图2.3所示:图2.3 CC4518管脚图CC4518功能表:CL (CP0)EN (CP1)R功 能10加计数00加计数0不 变0不 变00不 变10不 变1Q3Q0=0CC4518计数状态:CP0123456789Q4Q10000000100100011010001010110011110001001二、60/24进制计数电路:60进制电路:60进制电路,十位为六进制计数,个位为十进制计数。六十进制计数用反馈归零法设计
13、,六进制计数的反馈方法是当CP输入第六个脉冲时,输入状态为:Q3 Q2 Q1 Q0=0110,用与门将Q2 Q1取出,送到计数器清零端,使计数器归零,从而实现60进制计数。原理图如图2.4所示:图2.4 60进制计数电路24进制电路:24进制计数是当个位计数状态为:Q3 Q2 Q1 Q0=0100,十位计数状态为:Q3 Q2 Q1 Q0=0010时,通过把个位Q2和十位Q1相与后的信号送到个位和十位计数器的清零端,使计数器清零,从而实现24进制计数。原理图如图2.5所示:图2.5 24进制计数电路 由于市场上没有单独的与门,所以可以根据与门的逻辑原理,采用用二极管和电阻组成一个与门电路,如图2
14、.6所示:图2.6 与门原理电路 也可使用74LS08(四2输入与门)芯片,逻辑公式为:Y=AB。管脚图如图2.7所示:图2.7 74LS08管脚图2.2.3年、月、日、星期计数电路(扩展)当看时间时,我们有时也想知道:现在是几月几号?这时我们就需要添加一个年、月、日计数电路。年计数电路为一个累加计数电路,每当月计数满12时,计数电路便自动加一。月计数电路为一个12归1计数电路,每满12自动置1重新计数。日计数电路分为三种情况:31归1(大月),30归1(小月),28归1(2月),分别设计三种计数情况的电路,然后利用数据选择器与其相连,根据不同要求选择不同的日计数电路。一、 芯片简介: 741
15、60:TTL可预置BCD异步清除计数器,管脚图如图2.8所示:图2.8 74160管脚图74160功能表:74160的预置是同步的。当置入控制器为低电平时,在CP上升沿作用下,输出端QAQD与数据输入端A-B一致。74160的计数是同步的,是靠CP同时加在四个触发器上而实现的。当ENP、ENT均为高电平时,在CP上升沿作用下QAQB同时变化,从而消除了异步计数器中出现的计数尖峰。74160有超前进位功能。当计数溢出时,进位输出端RCO输出一个高电平脉冲,可将该输出脉冲接入高位的ENP、ENT,使高位开始计数。74160是异步清零的。当清零端为低电平时,不管时钟端CP状态如何,都可完成清除功能。
16、 74150:TTL16选1数据选择/多路开关,管脚图如图2.9所示:图2.9 74LS150管脚图74150为反码输出的16选1数据选择器。数据选择端(ABCD)按二进制译码,从16个数据(E0 E15)中选取1个所需输出的数据。只有在选通端S为低电平时才可选择数据。W、D为输出端,输出端W为反码数据。74150功能表:二、计数电路设计: 由于月计数电路与日计数电路原理相同,所以现以月计数电路(12归1)为例,简述电路原理。12归1电路如图2.10所示:图2.10 12归1计数电路该电路的设计方法采用的是反馈置数法,利用AB端给个位设置计数初值为0001,由于74160为十进制计数器,所以当
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字钟论文电子技术综合设计 毕业设计 数字 论文 电子技术 综合 设计
![提示](https://www.31ppt.com/images/bang_tan.gif)
链接地址:https://www.31ppt.com/p-3944244.html