基于FPGA的数字时钟设计毕业设计论文.doc

《基于FPGA的数字时钟设计毕业设计论文.doc》由会员分享，可在线阅读，更多相关《基于FPGA的数字时钟设计毕业设计论文.doc（49页珍藏版）》请在三一办公上搜索。

1、摘 要本设计为一个多功能的数字时钟，具有时、分、秒计数显示功能，以24小时循环计数；具有校对功能。 本设计采用EDA技术，以硬件描述语言Verilog HDL为系统逻辑描述语言设计文件，在QUARTUSII工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。系统由时钟模块、控制模块、计时模块、数据译码模块、显示以及组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成时、分、秒的分别显示，按键进行校准，整点报时，闹钟功能。关键词：数字时钟，硬件描述语言，Verilog HDL，FPGAAbstractThe design for a m

2、ulti-functional digital clock, with hours, minutes and seconds count display to a 24-hour cycle count; have proof functions function. The use of EDA design technology, hardware-description language VHDL description logic means for the system design documents, in QUAETUSII tools environment, a top-do

3、wn design, by the various modules together build a FPGA-based digital clock. The main system make up of the clock module, control module, time module, data decoding module, display and broadcast module. After compiling the design and simulation procedures, the programmable logic device to download v

4、erification, the system can complete the hours, minutes and seconds respectively, using keys to cleared , to calibrating time. And on time alarm and clock for digital clock.Keywords： digital clock,hardware description language,Verilog HDL,FPGA 目 录摘 要1Abstract2第一章绪论11.1.选题意义与研究现状11.2.国内外研究及趋势11.3.论文结

5、构2第二章编程软件及语言介绍32.1Quarters II编程环境介绍32.1.1菜单栏32.1.2工具栏82.1.3功能仿真流程92.2Verilog HDL语言介102.2.1什么是verilog HDL语言102.2.2主要功能11第三章数字化时钟系统硬件设计133.1系统核心板电路分析133.2系统主板电路分析153.2.1时钟模块电路153.2.2显示电路153.2.3键盘控制电路173.2.4蜂鸣电路设计17第四章数字化时钟系统软件设计184.1整体方案介绍184.1.1整体设计描述184.1.2整体信号定义194.1.3模块框图204.2分频模块实现204.2.1分频模块描述20

6、4.2.2分频模块设计204.2.3分频模块仿真214.3计时模块实现214.3.1计时模块描述与实现214.3.2计时模块仿真234.4按键处理模块实现234.4.1按键处理模块描述234.4.2按键去抖处理模块设计244.4.3按键模块去抖仿真244.5闹钟模块实现254.5.1闹钟模块设计254.5.2闹钟设定模块仿真254.6蜂鸣器模块实现254.6.1蜂鸣器模块描述254.6.2蜂鸣器模块实现264.6.3蜂鸣器模块仿真274.7显示模块实现274.7.1显示模块描述274.7.2显示模块实现274.7.3显示模块仿真29第五章系统调试及运行结果分析305.1硬件调试305.2软件调

7、试315.3调试过程及结果315.4调试注意事项33第六章总结和展望345.5总结345.6展望34参考文献35致 谢36附 录37第一章 绪论1.1. 选题意义与研究现状在这个时间就是金钱的年代里，数字电子钟已成为人们生活中的必需品。目前应用的数字钟不仅可以实现对年、月、日、时、分、秒的数字显示，还能实现对电子钟所在地点的温度显示和智能闹钟功能，广泛应用于车站、医院、机场、码头、厕所等公共场所的时间显示。随着现场可编程门阵列( field program-mable gate array ，FPGA) 的出现，电子系统向集成化、大规模和高速度等方向发展的趋势更加明显， 作为可编程的集成度较高

8、的ASIC，可在芯片级实现任意数字逻辑电路，从而可以简化硬件电路，提高系统工作速度，缩短产品研发周期。故利用 FPGA这一新的技术手段来研究电子钟有重要的现实意义。设计采用FPGA现场可编程技术，运用自顶向下的设计思想设计电子钟。避免了硬件电路的焊接与调试，而且由于FPGA的 I /O端口丰富，内部逻辑可随意更改，使得数字电子钟的实现较为方便。本课题使用Cyclone EP1C6Q240的FPGA器件，完成实现一个可以计时的数字时钟。该系统具有显示时、分、秒，智能闹钟，按键实现校准时钟，整点报时等功能。满足人们得到精确时间以及时间提醒的需求，方便人们生活。1.2. 国内外研究及趋势随着人们生活

9、水平的提高和生活节奏的加快，对时间的要求越来越高，精准数字计时的消费需求也是越来越多。二十一世纪的今天，最具代表性的计时产品就是电子时钟，它是近代世界钟表业界的第三次革命。第一次是摆和摆轮游丝的发明，相对稳定的机械振荡频率源使钟表的走时差从分级缩小到秒级，代表性的产品就是带有摆或摆轮游丝的机械钟或表。第二次革命是石英晶体振荡器的应用，发明了走时精度更高的石英电子钟表，使钟表的走时月差从分级缩小到秒级。第三次革命就是单片机数码计时技术的应用，使计时产品的走时日差从分级缩小到1/600万秒，从原有传统指针计时的方式发展为人们日常更为熟悉的夜光数字显示方式，直观明了，并增加了全自动日期、星期的显示功

10、能，它更符合消费者的生活需求！因此，电子时钟的出现带来了钟表计时业界跨跃性的进步。我国生产的电子时钟有很多种，总体上来说以研究多功能电子时钟为主，使电子时钟除了原有的显示时间基本功能外，还具有闹铃，报警等功能。商家生产的电子时钟更从质量，价格，实用上考虑，不断的改进电子时钟的设计，使其更加的具有市场。1.3. 论文结构第一章详细论述了近些年来，数字化时钟系统研究领域的动态及整个数字化时钟系统的发展状况，同时分析了所面临的问题与解决方案，从而提出了本论文的研究任务。第二章从研究任务着手，选择符合设计要求的常用芯片及其它元器件，详细论述了各接口电路的设计与连接，以模块化的形式，整合数字化时钟硬件的

11、设计从小到大，从局部到整体，循序渐进，最终实现一个功能齐全的数字化时钟系统。第三章根据系统设计要求，着手对数字化时钟系统软件进行功能的实现，将各功能模块有机结合，实现时钟走时，实现闹铃、整点报时附加功能。第四章按照设计思路，在联机调试过程中，对时钟系统的不足和缺点进行分析，将调试过程作重点的记录。第五章对全文的总结，对本系统功能实现以及制作过程中需要注意的方面，及整个系统软件编写中所吸取的经验教训进行论述，同时，也对整个研究应用进行展望。第二章 编程软件及语言介绍2.1 Quarters II编程环境介绍运行环境设计采用quartus II软件实现，因此针对软件需要用到的一些功能在这里进行描述

12、.Quartus II软件界面简单易操作，如下图2.1:图2.1Quartus II软件界面图2.1.1 菜单栏1) 【File】菜单Quartus II的【 File】菜单除具有文件管理的功能外，还有许多其他选项图2.2Quartus II菜单栏图（1）【New 】选项：新建工程或文件，其下还有子菜单【New Quartus II Project】选项：新建工程。 【Design File】选项：新建设计文件，常用的有：AHDL文本文件、VHDL文本文件、Verilog HDL文本文件、原理图文件等。 【Vector Waveform Five】选项：矢量波形文件。 （2）【Open】选项：

13、打开一个文件。 （3）【New Project Wizard 】选项：创建新工程。点击后弹出对话框。单击对话框最上第一栏右侧的“”按钮，找到文件夹已存盘的文件，再单击打开按钮，既出现如图所示的设置情况。对话框中第一行表示工程所在的工作库文件夹，第二行表示此项工程的工程名，第三行表示顶层文件的实体名，一般与工程名相同。图2.3Quartus II新建工程图（4）【creat /update】选项:生成元件符号。可以将设计的电路封装成一个元件符号，供以后在原理图编辑器下进行层次设计时调用。 2) 【 View】菜单：进行全屏显示或对窗口进行切换，包括层次窗口、状态窗口、消息窗口等。图2.4Quar

14、tus II菜单栏全屏切换图3) 【Assignments】菜单（1）【Device】选项：为当前设计选择器件。 （2）【Pin】选项：为当前层次树的一个或多个逻辑功能块分配芯片引脚或芯片内的位置。（3）【Timing Ananlysis Setting】选项：为当前设计的 tpd、tco、tsu、fmax等时间参数设定时序要求。 （4）【EDA tool setting】选项：EDA 设置工具。使用此工具可以对工程进行综合、仿真、时序分析，等等。EDA 设置工具属于第三方工具。 （5）【Setting】选项：设置控制。可以使用它对工程、文件、参数等进行修改，还可以设置编译器、仿真器、时序分析

15、、功耗分析等。 （6）【assignment editor】选项：任务编辑器。 （7）【pin planner 】选项：可以使用它将所设计电路的 I/O 引脚合理的分配到已设定器件的引脚上。图2.5Quartus II菜单栏设定引脚下拉图4) 【processing】菜单【processing】菜单的功能是对所设计的电路进行编译和检查设计的正确性。 （1）【Stop process】选项：停止编译设计项目。 （2）【Start Compilation】选项：开始完全编译过程，这里包括分析与综合、适配、装配文件、定时分析、网表文件提取等过程。 （3）【analyze current file】选

16、项：分析当前的设计文件，主要是对当前设计文件的语法、语序进行检查。 （4）【compilation report】选项：适配信息报告，通过它可以查看详细的适配信息，包括设置和适配结果等。 （5）【start simulation】选项：开始功能仿真。 （6）【simulation report】选项：生成功能仿真报告。 （7）【compiler tool】选项：它是一个编译工具，可以有选择对项目中的各个文件进行分别编译。 （8）【simulation tool】选项：对编译过电路进行功能仿真和时序仿真。 （9）【classic timing analyzer tool】选项：classic时序

17、仿真工具。 （10）【powerplay power analyzer tool】选项：PowerPlay 功耗分析工具。 图2.6Quartus II菜单栏运行下拉图5) 【tools】菜单【tools 】菜单的功能是 （1）【run EDA simulation tool 】选项：运行EDA仿真工具，EDA是第三方仿真工具。 （2）【run EDA timing analyzer tool 】选项：运行EDA时序分析工具，EDA是第三方仿真工具。 （3）【Programmer 】选项：打开编程器窗口，以便对 Altera 的器件进行下载编程。图2.7Quartus II仿真菜单下拉图2.1

18、.2 工具栏 工具栏紧邻菜单栏下方，它其实是各菜单功能的快捷按钮组合区。2.8Quartus II菜单栏图图2.9Quartus II菜单栏按键功能图2.1.3 功能仿真流程1、 新建仿真文件图2.10Quartus II菜单栏新建文件夹图2、 功能方正操作在菜单上点processing在下拉菜单中，如下图：图2.11Quartus II菜单栏processing下拉图2.2 Verilog HDL语言介2.2.1 什么是verilog HDL语言Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和

19、完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体控制和运行。Verilog HDL语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。因此，用这种语言编写的模型能够使用Ve rilog仿真器进行验证。语言从C编程语言中继承了多种操作符和结构。Verilog

20、 HDL提供了扩展的建模能力，其中许多扩展最初很难理解。但是，Verilog HDL语言的核心子集非常易于学习和使用，这对大多数建模应用来说已经足够。当然,完整的硬件描述语言足以对从最复杂的芯片到完整的电子系统进行描述。2.2.2 主要功能下面列出的是Verilog硬件描述语言的主要能力：l 基本逻辑门，例如and、or和nan d等都内置在语言中。l 用户定义原语（UP）创建的灵活性。用户定义的原语既可以是组合逻辑原语，也可以是时序逻辑原语。l 开关级基本结构模型，例如pmos和nmos等也被内置在语言中。l 提供显式语言结构指定设计中的端口到端口的时延及路径时延和设计的时序检查。l 可采用

21、三种不同方式或混合方式对设计建模。这些方式包括：行为描述方式使用过程化结构建模；数据流方式使用连续赋值语句方式建模；结构化方式使用门和模块实例语句描述建模。l Verilog HDL中有两类数据类型：线网数据类型和寄存器数据类型。线网类型表示构件间的物理连线，而寄存器类型表示抽象的数据存储元件。l 能够描述层次设计，可使用模块实例结构描述任何层次。l 设计的规模可以是任意的；语言不对设计的规模（大小）施加任何限制。l Verilog HDL不再是某些公司的专有语言而是IEEE标准。l 人和机器都可阅读Verilog语言，因此它可作为EDA的工具和设计者之间的交互语言。l Verilog HDL

22、语言的描述能力能够通过使用编程语言接口（PLI）机制进一步扩展。PLI是允许外部函数访问Verilog模块内信息、允许设计者与模拟器交互的例程集合。l 设计能够在多个层次上加以描述，从开关级、门级、寄存器传送级（RTL）到算法级，包括进程和队列级。l 能够使用内置开关级原语在开关级对设计完整建模。l 同一语言可用于生成模拟激励和指定测试的验证约束条件，例如输入值的指定。l Verilog HDL能够监控模拟验证的执行，即模拟验证执行过程中设计的值能够被监控和显示。这些值也能够用于与期望值比较，在不匹配的情况下，打印报告消息。l 在行为级描述中，Verilog HDL不仅能够在RTL级上进行设计

23、描述，而且能够在体系结构级描述及其算法级行为上进行设计描述。l 能够使用门和模块实例化语句在结构级进行结构描述。l 如图显示了Verilog HDL的混合方式建模能力，即在一个设计中每个模块均可以在不同设计层次上建模。l Verilog HDL还具有内置逻辑函数，例如&（按位与）和|（按位或）。l 对高级编程语言结构，例如条件语句、情况语句和循环语句，语言中都可以使用。l 可以显式地对并发和定时进行建模。l 提供强有力的文件读写能力。l 语言在特定情况下是非确定性的，即在不同的模拟器上模型可以产生不同的结果；例如，事件队列上的事件顺序在标准中没有定义。图2.12混合设计层次图第三章 数字化时钟

24、系统硬件设计3.1 系统核心板电路分析本系统采用的开发平台标配的核心板是QuickSOPC,可以实现EDA、SOP和DSP的实验及研发。本系统采用QuickSOPC标准配置为Altera公司的EP1C6Q240C8芯片。（1） 核心板的硬件资源核心板采用4层板精心设计，采用120针接口。QuickSOPC核心板的硬件原理框图如图2-1所示：图3.1 QuickSOPC硬件方块图（2） FPGA电路核心板QuickSOPC上所用的FPGA为Altera公司Cyclone系列的EP1C6Q240。EP1C6Q240包含有5980个逻辑单元和92Kbit的片上RAM。EP1C6Q240有185个用户

25、I/O口，封装为240-Pin PQFP。核心板EP1C6Q240器件特性如表2-1。表3-1 核心EP1C6Q240器件特性：特性核心板EP1C6Q240器件逻辑单元（LE）5980M4K RAM 块20RAM总量（bit）92160PLL(个)2最大用户I/O数（个）185配置二进制文件（.rbf）大小（bit）1167216可选串行主动配置器件EPCS1/ EPCS4/ EPCS16（3） 配置电路Cyclone FPGA的配置方式包括：主动配置模式、被动配置模式以及JTAG配置模式。本系统采用的是JTAG配置模式下载配置数据到FPGA。通过JTAG结果，利用Quartus II软件可以

26、直接对FPGA进行单独的硬件重新配置。Quartus II软件在编译时会自动生成用于JTAG配置的.sof文件。Cyclone FPGA设计成的JTAG指令比其他任何器件操作模式的优先级都高，因此JTAG配置可随时进行而不用等待其他配置模式完成。JTAG模式使用4个专门的信号引脚：TDI、TDO、TMS以及TCK。JTAG的3个输入脚TDI、TMS和TCK具有内部弱上拉，上拉电阻大约为25k。在JGTA进行配置的时候，所有用户I/O扣都为高阻态。（4） 时钟电路FPGA内部没振荡电路，使用有源晶振是比较理想的选择。EP1C6Q240C8的输入的时钟频率范围为15.625387MHz，经过内部的

27、PLL电路后可输出15.625275MHz的系统时钟。当输入时钟频率较低时，可以使用FPGA的内部PLL调整FPGA所需的系统时钟，使系统运行速度更快。核心板包含一个48MHz的有源晶振作为系统的时钟源。如图2-2所示。为了得到一个稳定、精确的时钟频率，有源晶振的供电电源经过了LC滤波。本系统硬件整体设计框图如图2-3所示：图3.2数字时钟系统硬件电路总体框图3.2 系统主板电路分析3.2.1 时钟模块电路FPGA内部没振荡电路，使用有源晶振是比较理想的选择。EP1C6Q240C8的输入的时钟频率范围为15.625387MHz，经过内部的PLL电路后可输出15.625275MHz的系统时钟。当

28、输入时钟频率较低时，可以使用FPGA的内部PLL调整FPGA所需的系统时钟，使系统运行速度更快。核心板包含一个50MHz的有源晶振作为系统的时钟源。为了得到一个稳定、精确的时钟频率，有源晶振的供电电源经过了LC滤波。图3.3 系统时钟电路图3.2.2 显示电路由于本设计需要显示时间信息包括：时、分、秒，显所以采用主板上七段数码管显示电路与系统连接实现显示模块的功能。主板上七段数码管显示电路如图2-4 所示，RP4和 RP6 是段码上的限流电阻，位码由于电流较大，采用了三极管驱动。图3.4七段数码管显示电路图数码管 LED显示是工程项目中使用较广的一种输出显示器件。常见的数管有共阴和 共阳 2

29、种。共阴数码管是将 8 个发光二极管的阴极连接在一起作为公共端，而共阳数码管是将 8 个发光二极管的阳极连接在一起作为公共端。公共端常被称作位码，而将其他的 8 位称作段码。如图 2-5所示为共阳数码管及其电路，数码管有 8 个段分别为：h、g、f、e、d、c、b 和a（h 为小数点） ，只要公共端为高电平“1” ，某个段输出低电平“0”则相应的段就亮。 图3.5七段数码管显示电路图从电路可以看出，数码管是共阳的，当位码驱动信号为 0时，对应的数码管才能操作；当段码驱动信号为 0 时，对应的段码点亮。3.2.3 键盘控制电路键盘控制电路要实现时钟系统调时的功能和闹铃开关的功能。本设计采用主板上

30、的独立键盘来实现这两个功能。当键盘被按下是为“0”，未被按下是为“1”。电路连接图如图2-6所示。电路中为了防止FPGA的I/O设为输出且为高电平在按键下直接对地短路，电阻RP9、RP10对此都能起到保护作用。图3.6 键盘电路图3.2.4 蜂鸣电路设计如图2-7所示，蜂鸣器使用 PNP三极管进行驱动控制，蜂鸣器使用的是交流蜂鸣器。当在 BEEP输入一定频率的脉冲时，蜂鸣器蜂鸣，改变输入频率可以改变蜂鸣器的响声。因此可以利用一个 PWM 来控制 BEEP，通过改变 PWM 的频率来得到不同的声响，也可以用来播放音乐。若把 JP7断开，Q4 截止，蜂鸣器停止蜂鸣。图3.7蜂鸣电路图第四章 数字化

31、时钟系统软件设计4.1 整体方案介绍4.1.1 整体设计描述设计中的数字时钟，带有按键校准，定点报时，数码管显示等功能。因此数字时钟所包含的模块可分为，分频模块，按键模块，计时校准模块，闹钟模块，LED显示模块，模块之间的关系下图：图4.1整体模块框图针对框图流程，设定出各个模块的需求：1、 分频电路：针对计时器模块与闹钟设定模块的需求，可以知道分频模块需要生成一个1Hz的频率信号，确保计时模块可以正常计数。2、 计时器模块：计数模块的作用是收到分频模块1Hz频率的信号线，能进行正确计时，并且可以通过按键进行时间的修改，且当整点时，给蜂鸣器产生使能信号，进行整点报时，播放音乐。3、 闹钟设定模

32、块：可根据按键的设定闹钟的时间，当计时模块的时间与闹钟设定模块的时间相等的时候，给蜂鸣器一个使能信号，蜂鸣器闹铃。4、 蜂鸣器模块：根据计时模块，闹钟模块给出的使能信号，判定蜂鸣器是整点报时，还是闹钟响铃。整点报时会播放音乐，闹钟时嘀嘀嘀报警。5、 LED显示模块：根据实际的需求显示计时模块的时间，还是闹钟设定模块的时间，8个七段码LED数码管，进行扫描方式显示数据。4.1.2 整体信号定义对整个模块进行信号定义。接口及寄存器定义module clock(clk,key,dig,seg,beep);/ 模块名 clock input clk; / 输入时钟 input 4:0 key; /输入

33、按键 ，key3:0分别为秒，分钟，小时的增加按键。Key4为闹钟设置按键，key5为校准设置按键。output 7:0 dig; / 数码管选择输出引脚 aoutput 7:0 seg; / 数码管段输出引脚output beep;/蜂鸣器输出端 reg 7:0 seg_r = 8h0; /定义数码管输出寄存器 reg 7:0 dig_r; /定义数码管选择输出寄存器 reg 3:0 disp_dat;/ 定义显示数据寄存器 reg 8:0 count1; /定义计数寄存器reg 14:0 count; /定义计数中间寄存器 reg 23:0 hour = 24h235956; / 定义现在

34、时刻寄存器 reg 23:0 clktime = 24h000000;/定义设定闹钟reg 1:0 keyen = 2b11; / 定义标志位 reg 4:0 dout1 = 5b11111;reg 4:0 dout2 = 5b11111;reg 4:0 dout3 = 5b11111;/ 寄存器 wire 4:0 key_done; / 按键消抖输出 reg 15:0 beep_count = 16h0;/蜂鸣器寄存器reg 15:0 beep_count_end = 16hffff; /蜂鸣器截止寄存器reg clktime_en = 1b1;/闹钟使能寄存器reg sec ;/1秒时钟r

35、eg clk1;/1ms时钟reg beep_r;/寄存器 wire beepen;/闹钟使能信号4.1.3 模块框图通过quartus II的creat symble for current file功能生成框图如下：图4.2生成的符号图分频模块实现，计数电路所需时钟信号为1HZ，而系统时钟为48MHZ，所以要对系统时钟进行分频以来满足电路的需要。4.2 分频模块实现4.2.1 分频模块描述对于分频模块，关键是生成个1Hz的时钟信号。考虑到仿真的需要，模块中间生成1个1kHz的时钟信号。1Hz的信号的产生用来产生时钟的秒脉冲，框图如下图4.2：图4.3分频模块图4.2.2 分频模块设计本系统

36、程序设计时钟的准确与否主要取决于秒脉冲的精确度。为了保证计时准确，我们对系统时钟48MHz进行了48000分频生成1kHz信号clk1，在通过1kHz信号，生成1Hz信号clk。/1ms信号产生部分 always (posedge clk) / 定义 clock 上升沿触发 begin count = count + 1b1; if(count = 15d24000) /0.5mS到了吗？ begin count = 15d0; /计数器清零 clk1 = clk1; /置位秒标志 end end/秒信号产生部分 always (posedge clk1) / 定义 clock 上升沿触发 b

37、egin count1 = count1 + 1b1; if(count1 = 9d500) /0.5S到了吗？ begin count1 = 9d0; /计数器清零 sec = sec; /置位秒标志 endEnd4.2.3 分频模块仿真通过设置功能仿真，检查代码的正确性1、 仿真结果图4.4 分频模块波形仿真图右上图可以知道，计数寄存器count累加到23999时，重新变为0，共计数了24000个值。触发clk1跳变，使得count1加一，count1累加到499的时候，下一个数据为0，共技术500个值。所以，sec信号的频率为1Hz，满足设计要求。4.3 计时模块实现4.3.1 计时模块

38、描述与实现计时模块是采用16进制来实现的，将hour23,0定义为其时分秒，其中hour3,0为其秒钟上的个位数值，hour4,7为其秒钟上的十位数值，以此类推分钟、时钟的个位和十位。当clk脉冲过来时，秒个位hour3,0便开始加1，当加到9时，秒十位加1，与此同时秒个位清零，继续加1。当秒十位hour7,4为5秒个位为9时（即59秒），分个位hour11,8加1，与此同时秒个位和秒十位都清零。以此类推，当分十位hour15,12为5和分个位为9时（即59分），时个位加1,与此同时分个位hour19,16和分十位都清零。当时分十位23,20为2和分个位为4，全部清零，开始重新计时。从功能上讲

39、分别为模60计数器，模60计数器和模24计数器。/时间计算及校准部分always (negedge sec)/计时处理 begin hour3:0 = hour3:0 + 1b1; /秒加 1 if(hour3:0 = 4ha) /加到10，复位begin hour3:0 = 4h0; hour7:4 = hour7:4 + 1b1; / 秒的十位加一 if(hour7:4 = 4h6) /加到6，复位begin hour7:4 = 4h0; hour11:8 = hour11:8 + 1b1;/分个位加一 if(hour11:8 = 4ha) /加到10，复位begin hour11:8 =

40、 4h0; hour15:12 = hour15:12 + 1b1;/分十位加一 if(hour15:12 = 4h6) /加到6，复位begin hour15:12 = 4h0; hour19:16 = hour19:16 + 1b1;/时个位加一 if(hour19:16 = 4ha) /加到10，复位begin hour19:16 = 4h0; hour23:20 = hour23:20 + 1b1;/时十位加一 end if(hour23:16 = 8h24) /加到24，复位 hour23:16 = 8h0; end end end end end end 4.3.2 计时模块仿真对

41、计时模块进行仿真，记录仿真波形图4.5 计时模块仿真图由上图可见，当sec信号下降沿跳变时，hour寄出去会加1,也就相当于跳了一秒钟时间。当hour的时间为235959是，下一个计数器的值为000000,hour寄存器归零，相当于半夜0点的时刻。仿真的结果达到预期，通过。4.4 按键处理模块实现4.4.1 按键处理模块描述框图如下图4.4：图4.6按键控制功能图模块讲计时部分和时间调整部分整合到一起，正常态的时候，时间正常运行，当key5被按下时，进入时间校准，可以通过key2:0三个键，分别对秒，分，时进行加1操作，从而进行时间校准。当key3被按下时，进入闹钟设定，可以通过key2:0三

42、个键，分别对秒，分，时进行加1操作，从而进行闹钟的设定。图4.7 按键模块仿真图通过按键key进行仿真控制，可以发现clktime会随着按键的按下，分别有时钟，分钟秒钟加1,仿真结果满足设计要求。4.4.2 按键去抖处理模块设计按键模块实现去抖处理，及乒乓按键设计，确保后面的计时模块与闹钟模块的功能实现。assign key_done = key|dout3; / 按键消抖输出 always (posedge count15) /按键去噪声begin dout1 = key; dout2 = dout1; dout3 =hour23:0)。正常情况下，闹铃时间到会进行为时1分钟的蜂鸣报时，可以通过按下闹钟按键key3使其停止。当闹铃设置为整点是，会先进行整点报时，然后进入闹铃。图4.9 闹钟控制键功能图4.5.2 闹钟设定模块仿真图4.10 闹钟模块仿真图通过按键key进行仿真控制，可以发现clktime会随着按键的按下，分别有时钟，分钟秒钟加1,仿真结果满足设计要求。4.6 蜂鸣器模块实现4.6.1 蜂鸣器模块描述蜂鸣器模块负责整点报时，和闹铃的时候进行出声的作用。整点报时的时候，播放音乐，10秒音乐播报完后停止整点报时。闹钟触发时，播放嘀嘀嘀报警声。当闹铃设置