[毕业设计精品]教学楼课铃系统硬件电路设计.doc
《[毕业设计精品]教学楼课铃系统硬件电路设计.doc》由会员分享,可在线阅读,更多相关《[毕业设计精品]教学楼课铃系统硬件电路设计.doc(44页珍藏版)》请在三一办公上搜索。
1、信息与控制工程学院硬件课程设计说明书 教学楼课铃系统硬件电路设计学生学号: XXX 学生姓名: XXX 专业班级: XXX 指导教师: XXX 职 称: XXX 起止日期: XXX 课程设计任务书一、 设计题目:教学楼课铃系统二、设计目的1、掌握DS1302时钟芯片的硬件电路构成原理及软件编程方法,熟悉DS1302时钟芯片的性能指标及特点;2、熟悉SST89E/V516RD2单片机的性能特点,并掌握SST89E/V516RD2单片机控制DS1302读写时间、日期的硬件电路组成及软件编程方法;3、了解LED显示及按键电路的组成原理,熟悉LED动态显示原理及实现方法;4、了解7805构成直流稳压电
2、源的电路组成及工作原理。三、设计任务及要求 设计并实现具有显示日期和时间的电子数字钟,数字钟具有以下基本功能:1、使用7位LED显示时间、日期和星期,正常显示时、分、秒、星期,使用按键可切换显示年、月、日;2、具有时间、日期调整功能,通过键盘可进行时间、日期的调整;3、具有闹钟功能,使用键盘设定闹铃时间,由蜂鸣器产生闹铃;4、定时控制功能,使用小型继电器完成定时控制功能(发挥部分)。4、定时控制功能,使用小型继电器完成定时控制功能(发挥部分)。四、设计时间及进度安排设计时间共三周(),具体安排如下表:周安排设 计 内 容设计时间第一周硬件电路设计2011.3.282011.4.3第二周硬件电路
3、焊接与调试2011.4.42011.4.10第三周编写课程设计说明书,课程设计答辩。2011.4.112011.4.15五、 指导教师评语及学生成绩指导教师评语:年 月 日成绩指导教师(签字):目 录课程设计任务书2第一章 总体电路说明11.1 总体电路框图11.2 总体电路工作的基本原理21.2.1 X5045看门狗电路21.2.2 DS1302时钟芯片21.2.3 键盘电路21.2.4 显示电路21.2.5 晶振电路21.2.6 电源3第二章 硬件电路设计42.1 SST89E51主控制电路42.2 时钟模块系统62.3 看门狗模块系统92.4显示模块系统11图 2-11 显示模块电路11
4、2.5键盘接口设计122.6 响铃系统设计12第三章 焊接与调试133.1.焊接方法133.2 注意事项13第四章 软件设计流程图14总结15附录 总体电路图17附录 程序18附录元件清单40第一章 总体电路说明 1.1 总体电路框图该电路由51系列单片机,X5045,DS1302时钟芯片,键盘,晶振,电源指示,显示电路,电源7大部分组成。期中X5045和DS1302均与单片机进行双向数据的交换。其余的部件则与单片机直接相连。采用了LED动态扫描作为显示系统,以SST89E51RD单片机为核心。电源X5045或X25045SST51单片机显示电路电源指示DS1302蜂鸣器键盘(4个)晶振图1-
5、1 课铃系统基本结构工作原理:教学课铃系统以SST51芯片为核心,主要采用DS1302芯片对时间的采集传递数据给数码管显示,通过写数据初始化。四个按键改变DS1302中的数据(包括年、月、周、日、时、分、秒)并切换显示,设定闹铃。当设定的闹铃时间与DS1302时钟芯片内的时间数据吻合是,系统发出响铃命令,此时蜂鸣器鸣叫。1.2 总体电路工作的基本原理1.2.1 X5045看门狗电路X5045看门狗电路,在此电路设计中,它的主要功能是:(1)硬件复位;(2)可选时间的看门狗电路;(3)低电压检测;(4)拥有512个字节的EPROM。1.2.2 DS1302时钟芯片DS1302可令系统电路中重要组
6、成部分,它主要作用是:(1)生成时钟;(2)拥有31个字节的RAM;1.2.3 键盘电路键盘电路中共有四个按键,它们的主要用途是:(1)日期切换;(2)设置选择;(3)设置闹铃;(4)加1。1.2.4 显示电路显示电路由6个LED的8段数码管构成六位动态显示电路,它们按照共阳极的方式互相连接,主要作用是现实时间,日期等数据,可以切换显示。三极管9012(PNP型)作为显示电路的为控制链接在电路中。1.2.5 晶振电路经真是晶体振荡器的简称。它是一种能把电能和机械能互相转化的晶体,它在共振的状态下工作,以提供稳定,精确的单频震荡。在通常工作条件下,普通的经振频率绝对精度可达百万分之五十。高级竟真
7、的精度更高。有些晶振还可以通过外加电压在一定范围内调整频率。它是响铃电路中最重要的部件,它就像个标尺,工作频率不稳定就会造成相关设备工作频率不稳定,自然容易出现问题。晶振另外一个作用就是在电路产生振荡电路,发憷时钟信号。在此电路设计中,晶振电路只为51单片机正常工作提供稳定的时钟信号,以确保单片机能够正常工作,而没有别的作用,所以在这个电路中,晶振元件没有输入端和输出端之分,只是仅仅与51单片机直接相连,作用也只有前者。图4-15 晶振 图1-2 1.2.6 电源在这里,我们原用的是+5V的直流稳压电源,作为外部电源接入,从而保证了电路的正常运行过程中时间精确性最高,因外部干扰产生的误差最小,
8、为整体电路功能的正常实现提供了保障。为了确保电压的稳定,我们还可以在电路中介入二极管整流,并利用电容进行滤波。第二章 硬件电路设计2.1 SST89E51主控制电路根据课题的具体内容,任务要求,计时,校时,定时,键盘显示等功能经多方考虑,采用SST89C51低功耗单片机。SST89E51是一种高性能低功耗的采用CMOS工艺制造的8位微控制器,它提供下列标准特征:8K字节的程序存储器,128字节的RAM,32条I/O线,3个16位定时器/计数器,9个中断源4级中断优先权的中断结构,一个全双工的串行口,片上振荡器和时钟电路,单片机程序和数据存储空间分开独立寻址,有两个片内 FLASH 存储块。基本
9、FLASH (Block 0)占用64K 字节,二级FLASH 存储块Block 1 为8K 字节。图2-1 SST89E51单片机的片内结构图引脚说明:P07:0 I/O: P0 是一个漏极开路的8位双向I/O 口。作为输出口,每位能驱动多个LS 型TTL 负载。 P0 浮空,锁存器为“1”,可作为高阻抗输入。在访问外部存储器时,P 0 口 作为低8 位地址和数据总线分时复用。在这种应用中,当转为高电平时,它用了强大 的内部上拉。在外部主模式编程状态下,P0 接收代码字节,在外部主模式校验过程中 输出代码字节。在程序校验过程中需要外部上拉电阻。P17:0 : 带内部上拉的I/O:P1 是一个
10、带内部上拉电阻的8 位准双向I/O 口。每位能驱动 LS 型TTL负载。当P1 口作为输入口用时,向内部锁存器写入“1”,P1 引脚被内部上 拉电阻拉为高电平。由于内部上拉电阻,被拉为低的P1 引脚能向外提供电流。P15, 6,7 有16 毫安的高电流驱动能力。当外部主模式在编程和测试时,P1 也接收低8 位 地址。P10 I/O T2 :定时器 /计数器2 外部计数输入或时钟输出从定时器/计数器2。P11 I T2EX: 定时器/计数器2 捕捉/重装触发器和方向控制。P12 I EC1:PCA 定时器/计数器外部输入。P13 I/O CEX0:比较/捕捉外部输入输出模块,每个比较/捕捉模块连
11、接到一P1口引脚,当不用 于PCA 时,这个口用作标准I/O。 P14 I/O SS#:主机输入、从机输出(SPI)或CEX1:比较/捕捉外部输入输出模块。P15 I/O MOSI:主机输出,从机输入(SPI)或CEX2:比较/捕捉外部输入输出模块。P17 I/O SCK: 主机时钟输出、从机时钟输入或CEX4:比较/捕捉外部输入输出模块。P27:0 :带内部上拉的I/O: P2 是一个带内部上拉电阻的8 位准双向I/O 端口,当被作为 输入时,向它写“1”,P2 引脚被内部上拉电阻拉为高电平。作为输入使用时,被内部 上拉电阻下拉为低电平的P2 会产生电流。当从片外程序存储器取数和访问片外数据
12、存 储器时,P2 能提供高8 位地址。在此应用中,当转为VOH 时,它利用了功能极强的 内部上拉电阻。当外部主模式在编程和测试时,它还接收控制信号和部分高8 位地址。P37:0 带内部上拉的I/O: P3 是一个带内部上拉电阻的8 位准双向I/O 口。P 3 的输出缓冲能驱动多个LS 型TTL 。当被作为输入时,向它写“1”,PORT 3 引脚被内部上拉电阻拉为高电平,作为输入使用时,被外部拉为低,能驱动电流。当外部主机在编程和校验时,它还能接收控制信号和部分高8 位地址。P30 I RXD :串行数据接收。P31 O TXD: 串行数据发送。P32 I INT0#:外部中断0 输入。P33
13、I INT1#:外部中断1 输入。P34 I T0:定时/计数器0 的外部计数输入。P35 I T1:定时/计数器1 的外部计数输入。P36 O WR#:外部数据存储器写选通。P37 O RD#:外部数据存储器读选通。P47:0 :带内部上拉的I/O: P3 是一个带内部上拉电阻的4 位准双向I/O 口。P 3 口输出缓冲能驱动多个LS 型TTL 。当被作为输入时,向它写“1”,PORT 3 引脚被内部上拉电阻拉为高电平,作为输入使用时,被外部拉为低,能驱动电流。P40 I RXD :串行数据接收。P41 O TXD: 串行数据发送。P42 I INT3#:外部中断3 输入。P43 I INT
14、2#:外部中断2 输入。 PSEN# I/O 程序存储器允许:PSEN#是外部程序存储器读选通。当从内部程序存 储器执行时,PSEN#不激活。当从外部程序存储器执行时,每个机器周期PSEN#两 次有效,除了当进入外部数据存储器时,在每个机器周 期都有一个PSEN#信号跳过。当RST 输入能持续保持高电平多于10个机器周期时 ,迫使PSEN#由低到高的转换会使单片机进入主编程模式。RST:振荡器在工作时,此脚如能保持两个机器周期以上的高电平复位器复位后,当RST 输入 保持高电平,PSEN#引脚被高到低的电平转换驱动,器件将进入外部主模式,否则, 器件将进入通用操作模式。EA# I: 外部访问允
15、许:为了使单片机能从片外程序存储器取指令,EA#必为低内部程序执行 时,EA#必为高电平。然而,第四级加密锁将禁止EA#,程序只能从片内程序存储器 开始执行。EA#能承受12V 的高电压。(“绝对最大承受值 )。ALE/PROG I/0: 地址允许:在访问外部存储器时,ALE 用于锁存出现在P0 口 的低8 位地址。此引脚也是外部主模式编程脉冲输入端(PROG#)。除 了访问外部数据存储器,ALE 在每个机器周期有效两次,在第二个机 器周期有一个ALE 有效被跳过。然而,如果AO 置“1“,ALE 被禁止。XTAL1/ I/0 振荡器:输入输出来转换振荡放大器。XTAL 1 是内部时钟产生电路
16、的输入从 外部时钟源。VDD 输入 电源输入:通用、IDLE、省电、备用模式下的电源供应。VSS 输入 接地端:电源接地端(参考电压为0V)。图2-2 主控制电路2.2 时钟模块系统如图2-6,该系统采用了DS1302时钟芯片,DS1302是美国DALLAS公司推出的一种高性能、低功耗的实时时钟芯片,工作电压在2.55.5V,采用双电源供电(主电源和备用电源),可设置备用电源充电方式,提供了对后备电源进行涓电流充电的能力,本系统采用5V电源供电。实时时钟可提供秒、分、时、日、星期、月和年,一个月小于31天时可以自动调整,且具有闰年补偿功能。DS1302的外部引脚分配如图2-4所示。时钟芯片DS
17、1302在任何数据传送时必须先初始化,把RST引脚置为高电平,然后把8位地址和命令装入移位寄存器,数据在SCLK的上升沿被输入,无论是读周期还是写周期开始8位指定40个寄存器中哪个将被访问到,在开始8个时钟周期,把命令字节装入揿位寄存器,在写操作时写入数据,时钟脉冲的个数在单位字节下为8加8,在多字节方式下为8加字节数,最大可达248字节数。为了提高对32个地址的寻址能力,可以把时钟或RAM寄存器规定为多字节方式,在多字节方式中,读或写从地址0的位0开始,必须按照数据传送的次序最先的8个寄存器。但是当以多个字节写RAM时,为了传送数据不必写所有31字节,不管是否写了全部31字节,所写的每个字节
18、都将传送至RAM。时钟暂停:秒寄存器的位7定义位时钟暂停位,当它为1时,DS1302停止振荡,进入低功耗的备份方式,通常在对DS1302进行写操作时,停止振荡,当它为0时时钟将开始启动。DS1302是SPI总线驱动方式,它不仅要向总线写入控制字,还需要读取寄存器数据。要想与DS1302通信,首先要了解DS1302的控制字,如图2-3表2-3 DS1302的控制字 7 6 5 4 3 21 0 1 RAM A4 A3A2A1A0RD控制字的最高有效位(位7)必须是逻辑1,如果它为0,则不能把数据写入到 DS1302中。位 6:如果为0,则表示存取日历时钟数据,为1表示存取 RAM 数据;位 5至
19、位1(A4A0):指示操作单元的地址;位 0(最低有效位):如为0,表示要进行写操作,为1表示进行读操作。控制字总是从最低位开始输出。在控制字指令输入后的下一个SCLK时钟的上升沿时,数据被写入DS1302,数据输入从最低位(0位)开始。同样,在紧跟8位的控制字指令后的下一个SCLK脉冲的下降沿,读出DS1302的数据,读出的数据也是从最低位到最高位。DS1302内部的RAM分为两类,一类是单个RAM单元,共31个,每个单元为一个8位的字节,其命令控制字为COHFDH,其中奇数为读操作,偶数为写操作;再一类为突发方式下的RAM,此方式下可一次性读写所有的RAM的31个字节,命令控制字为FEH(
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 毕业设计精品 毕业设计 精品 教学楼 系统 硬件 电路设计
链接地址:https://www.31ppt.com/p-3932908.html