GPS实时打铃系统设计（硬件）毕业论文.doc

《GPS实时打铃系统设计（硬件）毕业论文.doc》由会员分享，可在线阅读，更多相关《GPS实时打铃系统设计（硬件）毕业论文.doc（31页珍藏版）》请在三一办公上搜索。

1、摘 要本文介绍了一种利用GPS授时模块，以单片机为控制器的倒计时系统，系统具有时间精度高、工作稳定可靠、无需人工校时等特点。该系统主要实现的功能是在数码管上显示当前时间（年月日，时分秒）以及倒计时间（天时分秒），并可以定时打铃。硬件部分主要完成以下功能：设计GPS授时接口电路，LED显示驱动电路和交流电220V电铃的驱动接口以及户外大功率LED倒计时显示的驱动。软件部分主要是接收GPS授时，把格林尼治时间转换为北京时间，计算倒计时间，送显示；制定打铃表实施打铃设计。倒计时系统的任务，就是对某一设定日期进行倒数，在显示屏显示当前距离设定日期的时间；广泛应用于重大的节日或活动，以增强人们的关切程度

2、和紧迫感。系统采用大功率超亮LED进行数码显示，可视距离远、可置于室外环境下，适用于要求比较高的倒计时场合。关键词：GPS; 授时电路; AT89C51; 时钟; 打铃AbstractThis article tells us about a countdown system with GPS timer, which is controlled by MPU. The characteristics of this system are high precision, stabilization, and automatic. The function that the system mai

3、nly carries out is displaying the current time (year month day, hour cent second) and the account time on the figures tubes. Also it can beat the bell on time. The software part mainly completes the following functions: beginning starts of the wave rate of a string going connector ,waiting for the i

4、nterruption, the CPU responding to the interruption,performancing the interruption service procedure; Withdrawing the given time from GPS signal, converting it into Beijing time and sending it to display; doing the countdown processing when making up the purposeful time, doing the accurate calculati

5、on time to send to the display ;establishing the timetable, beating the bell on time. The mission of the countdown system is to count down an enactment date and set hour of the day on the current displaying place on the manifestation unit. It is widely used in the important festival or activities, t

6、o strengthen the peoples concern degree and air of tensions. This system can be set out of doors and be seen at long distance because of the display unit with high-light LED.KEYWORDS:GPS，89C51,Circuit accepting time,Clock，Bell-beating system目 录第一章 系统总体介绍111 课题背景及研究意义112 课题目前的发展状况及前景11. 3 设计的主要任务及目标2

7、第二章 系统硬件电路设计32.1 GPS实时打铃系统总体设计方案32.2 GPS接收模块基本原理32.2.1 GPS定义以及组成32.2.2 GPS定时及定位原理42.2.3 GPS时钟的优越性42.2.4 GPS时钟模块原理52.3 中央处理单元设计62.4 GPS模块与AT89C51的连接82.5 复位电路的设计92.5.1 放电型人工复位设计92.5.2 DS1232看门狗模块设计102.5.3 两种方案比较122.6 显示电路的设计132.6.1 静态显示和动态显示比较132.6.2 74LS164和数码管的芯片资料132.6.3 显示模块总体设计152.7 户外倒计时显示系统：162

8、.7.1 74HC595介绍172.7.2 ULN2003驱动大功率数码管172.7.3 电源设计182.8 电铃驱动电路设计19第三章 软件介绍233.1 接受GPS授时243.2 格林尼治时间转化成标准北京时间253.3 计算倒计时253.4 打铃模块介绍25结束语及致谢26参 考 文 献27附录 总电路图28前 言GPS全球定位系统是由美国提出并实施的一项庞大的宇宙及航天工程,其最初的目的是为美国军方服务，随着GPS系统的发展，民用领域的GPS应用显示出强大的生命力。全天候、全球表面、高精度的定位技术，使得GPS在航海、航天、测量、运动载体监控调度等诸多领域得到了广泛的应用。据美国GPS

9、产业协会的市场调查，GPS授时应用将成为未来20年内全球卫星定位系统的最大潜在应用之一。单片微型计算机因其体积小、功能强、速度快、价格低等优点，在数据处理和实时控制等应用中有着无以伦比的优越性，因而，单片微型计算机应用的广度和深度，已经成为一个国家科技水平的一项重要标志。随着单片机和微机技术的不断发展，单片机的应用已从独立的单片机向网络发展，由PC机和多台单片机构成的多机网络测控系统已成为单片机技术发展的一个方向。在一个大型的应用系统中，通常由单片机完成数据的采集和上传，后台则通过PC机对数据进行分析处理，复杂的还要建立数据库形成网络。在这样的系统中，单片机系统一般称之为下位机，由PC机、网络

10、设备、数据库服务器组成的后台应用部分则称之为上位机，二者结合，充分发挥了单片机在实时数据采集和微机对图形处理、显示以及数据库管理上的优点，使得单片机的应用已不仅仅局限于传统意义上的自动监测和控制，而形成了向以网络为核心的分布式多点系统发展的趋势。本文介绍了一种利用GPS授时模块，以单片机为控制器的倒计时系统，系统具有时间精度高、工作稳定可靠、无需人工校时等特点。该系统主要实现的功能是在数码管上显示当前时间（年月日，时分秒）以及倒计时间（天时分秒），并可以定时打铃。硬件部分主要是完成以下功能：设计GPS授时接口电路，LED显示驱动电路和交流电220V电铃的驱动接口以及户外大功率LED倒计时显示的

11、驱动。软件部分主要是接收GPS授时，把格林尼治时间转换为北京时间，计算倒计时间，送显示；制定打铃表实施打铃设计。倒计时系统的任务，就是对某一设定日期进行倒数，在显示屏显示当前距离设定日期的时间；广泛应用于重大的节日或活动，以增强人们的关切程度和紧迫感。系统采用大功率超亮LED进行数码显示，可视距离远、可置于室外环境下，适用于要求比较高的倒计时场合。三个月以来，我们全心投入本次毕业设计，在不断的摸索、调试之后，在不断的发现问题、解决问题之后，终于较顺利地完成了课题为GPS实时打铃系统的设计、调试工作，并实现了规定的绝大部分功能。在本系统的设计、组装、调试过程中，我们得到了朱兆优老师，王海涛老师以

12、及孙乐明老师的耐心指导和有关资料方面的帮助，在此对朱兆优老师，王海涛老师以及孙乐明老师致以深深的谢意!本论文侧重介绍了GPS实时打铃系统的硬件设计，软件设计详见乌其格同学的论文。由于个人能力有限和时间的仓促，本系统定会存在缺点与不足，敬请批评指正。第一章 系统总体介绍11 课题背景及研究意义GPS是NAVSTARGPS（Navigation SatelliteTiming and RangingGlobal Positioning System）的简称，是由美国国防部研制的导航卫星测距与授时、定位和导航系统，由21颗工作卫星和3颗在轨备用卫星组成，这24颗卫星等间隔分布在6个互成60的轨道面上

13、，这样的卫星配置基本上保证了地球任何位置均能同时观测到至少4颗GPS卫星。GPS由3部分构成： GPS卫星（空间部分）； 地面支撑系统（地面监控部分）； GPS接收机（用户部分）。GPS向全球范围内提供定时和定位的功能，全球任何地点的GPS用户通过低成本的GPS接收机接受卫星发出的信号，获取准确的空间位置信息、同步时标及标准时间。GPS要实时完成定位和授时功能，需要4个参数：经度、纬度、高度和用户时钟与GPS主钟标准时间的时刻偏差，所以需要接受4颗卫星的位置。若用户已知自己的确切位置，那么接受1颗卫星的数据也可以完成定时。GPS最初就是为军方提供精确定位而建立的，至今它仍然由美国军方控制。军用

14、GPS 产品主要用来确定并跟踪在野外行进中的士兵和装备的坐标，给海中的军舰导航，为军 用飞机提供位置和导航信息等。GPS也在商业领域大显身手，消费类GPS主要用在勘测制图，航空、航海导航，车辆追踪系统，移动计算机和蜂窝电话平台等方面。我们所做的是GPS实时打铃系统，利用GPS授时，89C51进行串行通信控制，实现对时钟的显示，准点打铃，任意时间的倒计时。12 课题目前的发展状况及前景 本课题的主要模块是GPS授时模块，80年代初，我国一些院校和科研单位已开始研究GPS技术。十多年来，我国的测绘工作者在GPS定位基础理论研究和应用开发方面作了大量工作。80年代中期，我国引进GPS接收机，并应用于

15、各个领域。同时着手研究建立我国自己的卫星导航系统。至今十多年来，据有关人士估计，目前我国的GPS接收机拥有量约在4万台左右，其中测量类约500700台，航空类约几百台，航海类约3万多台，车载类数千台。而且以每年两万台的速度增加。足以说明GPS技术在我国各行业中应用的广泛性。 近几年，我国已建成了北京、武汉、上海、西安、拉萨、乌鲁木齐等永久性的GPS跟踪站，进行对GPS卫星的精密定轨，为高精度的GPS定位测量提供观测数据和精密星历服务，致力于我国自主的广域差分GPS（WADGPS）方案的建立，参与全球导航卫星系统（GNSS）和GPS增强系统（WAAS）的筹建。同时，我国已着手建立自己的卫星导航系

16、统（双星定位系统），能够生产导航型GPS接收机。GPS技术的应用正向更深层次发展。 为适应GPS技术的应用与发展，1995年成立了中国GPS协会，协会下设四个专业委员会，希望通过广泛的交流与合作，发展我国的GPS应用技术。由于GPS全球卫星定位系统归美国政府所有，受控于美国国防部，对世界各地的用户未有任何政府承诺，而且用户只支付了GPS接收机的费用，并未支付GPS系统的使用费用，因此这种方法自主性差，也带来一些不稳定因素，例如故意降低GPS精度；关闭GPS在某个地区的发送信号；增加随机扰码；周围环境对GPS无线信号的干扰等。可以充分利用但不能完全依靠，因此还需要有由铯钟组成的基准钟PRC以他作

17、为全网同步的根本保证。还有GPS在某些特殊情况下信号暂时消失，或者GPS不正常工作，这些可以通过监控GPS数据来发觉，这些情况如果不做处理带来的结果是基准钟将降质为二级时钟，所以此时要控制区域基准钟(LPR)改为同步于全网基准钟(PRC)， 同步质量就可以保证。最近一段时间内，GPS模块多被用于倒计时显示的设计，GPS授时具有准确性和稳定性两大特点，本课题的设计也是运用了GPS授时的准确性和稳定性两大特点。1. 3 设计的主要任务及目标本设计的主要任务是使用GPS授时设计并制作一个实时打铃系统，实现对时钟的显示，准点打铃，任意时间的倒计时设计 。系统包括：（1）时钟显示系统设计（2）倒计时系统

18、显示设计（3）GPS接口与授时数据获取GPS(Ghb,d PosJtioaaing system，全球定位系统)是一种先进、完善的卫星定位系统，既具有全球实时、连续的高精度三维定位能力，也具有精密的授时能力。利用高度稳定、精确的星载原子钟作为信号源进行时阃传输和比对，已成为众多领域获取时钟的重要手段。 因此，利用GPS接收板，通过单片机技术的应用，开发高精度的GPS时钟，无疑具有十分重要的意义目前，GPS时钟已广泛应用于国防、科研以及电力、铁道、航海、地质勘探、大地测量、钟表工业等部门。本设计不仅实现的GPS时钟的功能，而且还实现了任意时刻倒计时的功能以及整点打铃的功能。第二章 系统硬件电路设

19、计2.1 GPS实时打铃系统总体设计方案设计总体方案及思路：从GPS接收模块获取格林尼治时间，加8小时即可获取标准北京时间，应用于时间的显示，以及结合时间数码显示管，电铃驱动模块进行时间的显示以及整点打铃的设计。倒计时的任务就是对某一设定的时间进行倒数，在数码管上显示当前距离设定时间的日期和时间。整个系统由GPS模块，中央处理单元AT89C51模块，显示驱动模块和电铃驱动模块组成，设计方案如图2-1所示： 图2-1 系统硬件总体构成2.2 GPS接收模块基本原理2.2.1 GPS定义以及组成GPS是NAVSTARGPS（Navigation SatelliteTiming and Rangin

20、gGlobal Positioning System）的简称，是由美国国防部研制的导航卫星测距与授时、定位和导航系统，由21颗工作卫星和3颗在轨备用卫星组成，这24颗卫星等间隔分布在6个互成60的轨道面上，这样的卫星配置基本上保证了地球任何位置均能同时观测到至少4颗GPS卫星。GPS由3部分构成：(1) GPS卫星（空间部分）；(2) 地面支撑系统（地面监控部分）；(3) GPS接收机（用户部分）。2.2.2 GPS定时及定位原理GPS向全球范围内提供定时和定位的功能，全球任何地点的GPS用户通过低成本的GPS接收机接受卫星发出的信号，获取准确的空间位置信息、同步时标及标准时间。GPS要实时完

21、成定位和授时功能，需要4个参数：经度、纬度、高度和用户时钟与GPS主钟标准时间的时刻偏差，所以需要接受4颗卫星的位置。若用户已知自己的确切位置，那么接受1颗卫星的数据也可以完成定时。若设（x，y，z）为接收机的位置，（xn，yn，zn）为已知卫星的位置，则列解下列方程就可以得到x，y，z和标准时间T：( x x1 ) 2 + ( y y1 ) 2 + ( z z1 ) 2 = C 2 ( T + T1 t1 )( x x2 ) 2 + ( y y2 ) 2 + ( z z2 ) 2 = C 2 ( T + T2 t2 )( x x3 ) 2 + ( y y3 ) 2 + ( z z3 ) 2

22、= C 2 ( T + T3 t3 )( x x4 ) 2 + ( y y4 ) 2 + ( z z4 ) 2 = C 2 ( T + T4 t4 )其中：T为用户时钟与GPS主钟标准时间的时差；Tn为卫星n所发射信号的发射时间；n为卫星n上的原子钟与GPS主钟标准时间的时差。2.2.3 GPS时钟的优越性由于GPS采用被动定位原理，所以星载高稳定度的频率标准是精密定位和授时的关键。工作卫星上一般采用的是铯原子钟作为频标，其频率稳定度达到（12）1013d。GPS卫星上的卫星钟通过和地面的GPS主钟标准时间进行比对，这样就可以使卫星钟与GPS主钟标准时间之间保持精确同步。GPS卫星发射的几种不

23、同频率的信号，都是来自卫星上同一个基准频率。GPS接收机对GPS卫星发射的信号进行处理，经过一套严密的误差校正，使输出的信号达到很高的长期稳定性。定时精度能够达到300 ns以内。在精确定位服务PPS（Precise Position Service）下，GPS提供的时间信号与UTC之差小于100 ns。若采用差分GPS技术，则与UTC之差能达到几个纳秒。对于采用时钟芯片进行设计的倒计时系统，由于晶振频率和电容的精度误差，不可避免的给系统带来一个时间误差，如果这种误差不能及时消除或得到控制，系统就会产生时间累计误差。例如我们常用低功耗的CMOS 实时时钟日历芯片PCF8583，它通过I2C 总

24、线接口串行传递数据。能够实现报警和定时器功能，当然也能间接的实现倒计时功能。假如接在OSCI和OSCO引脚间的晶振频率为32.768kHz，电路连接如下图所示。如果电容偏差和器件之间的偏差（平均为510-6），那么平均偏差可达5 分钟年。如果再把晶振本身的误差考虑在内，累计的平均偏差就会更大。当然也可以人工定时进行校时，或通过广播电台的整点报时的信号进行时间调整，利用通用音调译码器LM567取得整点报时的三长一短的音频信号进行分和秒的调整。 常规时钟频率产生方法可以是晶体、铷钟等。但晶体会老化，易受外界环境变化影响，长期的精度漂移影响；原子钟长期使用后也会产生偏差，需要定时校准。而GPS系统由

25、于其工作特性的需要，定期对自身时钟系统进行修正，所以其自身时钟系统长期稳定，具有对外界物理因素变化不敏感特性。晶体或铷钟以GPS为长期参考，可以获得低成本、高性能的基准时钟。在网络正常工作状态下，GPS时钟具有与GPS主钟相同的频率准确度；由于在某些特殊情况下GPS时钟信号会暂时消失，所以基于GPS的时钟模块一般需要另一个外部时钟作为后备输入，预留有外接时钟的时基和频标信号（如GLONASS、中国双星、铷原子钟等）接口。另外，GPS时钟其频率准确度还具有自身保持性能。2.2.4 GPS时钟模块原理GPS时钟频率模块提供所需的各种时频的信号，并输出定位时间信息、GPS接收机是否工作正常、输出的时

26、间信号是否有效、时钟和频率处理模块激活状态、异常告警等等。图2-2是GPS模块的内部结构图： 图2-2 GPS模块内部结构图由于GPS全球卫星定位系统归美国政府所有，受控于美国国防部，对世界各地的用户未有任何政府承诺，而且用户只支付了GPS接收机的费用，并未支付GPS系统的使用费用，因此这种方法自主性差，也带来一些不稳定因素，例如故意降低GPS精度；关闭GPS在某个地区的发送信号；增加随机扰码；周围环境对GPS无线信号的干扰等。可以充分利用但不能完全依靠，因此还需要有由铯钟组成的基准钟PRC，以他作为全网同步的根本保证。还有GPS在某些特殊情况下信号暂时消失，或者GPS不正常工作，这些可以通过

27、监控GPS数据来发觉，这些情况如果不做处理带来的结果是基准钟将降质为二级时钟，所以此时要控制区域基准钟（LPR）改为同步于全网基准钟（PRC），同步质量就可以保证。目前有GPS、CLONASS、北斗双星导航卫星系统CNSS、欧洲GALILEO等多元化定位资源环境，可以打破了独家垄断，促使资源更加开放。可以利用市场上现在有的GPSGLONASS双模接收机、GPS北斗双模终端进行时钟同步，则可在很大程度上保证同步质量，还可以提高同步精度。使用GLONASS授时精度不会降低；在GPSGLONASS模式下，其授时精度还可以获得进一步改善。2.3 中央处理单元设计在本设计中，微处理器AT89C51是核心

28、芯片。AT89C51是一种带4K字节闪烁可编程可擦除只读存储器的低电压，高性能CMOS8位微处理器，俗成单片机。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的AT89C51是一种高效微控制器，为很多嵌入式控制系统提供了一种灵活性好且廉价的方案。AT89C51管脚说明： VCC：供电电压。GND：接地。P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，为定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八

29、位。在FLASH编程时，P0口作为原码输入口，当FLASH进行检验时，P0输出原码，此时P0外部必须被拉高。P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接受输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为第电平时，将输出电流，这是由于内部上拉的缘故。在FALSH编程和校验时，P1口作为第八位地址接收。P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P

30、2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高8位。在给出地址“1”时，它利用内部上拉优势，当对外部8位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时，接收高8位地址信号和控制信号。P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口也可作为AT89C51的一些特殊功能口，如下所示：P3.0 RXD（串行输入口）P3.1 TXD（串行输出口）P3.

31、2 /INT0（外部中断0）P3.3 /INT1（外部中断1）P3.4 T0（计时器0外部输入）P3.5 T1（计时器1外部输入）P3.6 /WR（外部数据存储器写选通）P3.7 /RD（外部数据存储器读选通）P3口同时为闪烁编程和编程校验接收一些控制信号。RST：复位输入。当振荡器复位器件时，要保持RST脚两个机器周期的高电平时间。ALE/PROG：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。在FLASH编程期间，此引脚用于输入编程脉冲。在平时，ALE端以不变的频率周期输出正脉冲信号，此频率为振荡频率的1/6。因此它可用作对外部输出的脉冲或用于定时目的。然而要注意的是：

32、每当用作外部数据存储器时，将跳过一个ALE脉冲。如想禁止ALE的输出可在SFR8EH地址上置0。此时，ALE只有在执行MOVX，MOVC指令是ALE才起作用。另外，该引脚被略微拉高。如果微处理器在外部执行状态ALE禁止，置位无效。/PSEN：外部程序存储器的选通信号。在由外部程序存储器取指期间，每个机器周期两次/PSEN有效。但在访问外部数据存储器时，这两次有效的/PSEN信号将不出现。/EA/VPP：当/EA保持低电平时，则在此期间外部程序存储器（0000H-FFFFH），不管是否有内部程序存储器。注意加密方式1时，/EA将内部锁定为RESET；当/EA端保持高电平时，此间内部程序存储器。在

33、FLASH编程期间，此引脚也用于施加12V编程电源（VPP）。XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入。XTAL2：来自反向振荡器的输出。振荡器特性： XTAL1和XTAL2分别为反向放大器的输入和输出。该反向放大器可以配置为片内振荡器。石晶振荡和陶瓷振荡均可采用。如采用外部时钟源驱动器件，XTAL2应不接。有余输入至内部时钟信号要通过一个二分频触发器，因此对外部时钟信号的脉宽无任何要求，但必须保证脉冲的高低电平要求的宽度。晶体呈感性，与C1 、C2构成并联谐振电路。振荡器的振荡频率主要取决于晶体，电容的值则有微调作用，通常取30pf左右。2.4 GPS模块与AT89C51的连

34、接本设计中GPS模块采用的是台湾Royaltek公司生产的REB-21R。时间精度为1u sec.，有两个支持TTL电平的全双工串口。GPS模块上电后就会有信息不断从串口输出（也可设置输出一种信息，如RMC信息），利用单片机的串行口与之建立通讯，从GPS模块中读取时间信息。GPS模块与AT89C51的连接如图2-3所示：图2-3 GPS模块与AT89C51GPS模块只要处于工作状态就会源源不断地把接收的GPS导航定位和时钟信息通过串口输出。前面的代码只负责从串口接收数据并将其放置于缓存，在没有进一步处理之前缓存中是一长串字节流，这些信息在没有经过分类提取之前是无法加以利用的。因此，必须通过程序

35、将各个字段的信息从缓存字节流中提取出来，将其转化成有实际意义的，可供高层决策使用的定位信息数据。同其他通讯协议类似，对GPS进行信息提取必须首先明确其帧结构，然后才能根据其结构完成对各定位信息的提取。对于本文所使用的REB-21R GPS模块，其发送到计算机的数据主要由帧头、帧尾和帧内数据组成，根据数据帧的不同，帧头也不相同，主要有$GPGGA、$GPGSA、$GPGSV以及$GPRMC等。这些帧头标识了后续帧内数据的组成结构，各帧均以回车符和换行符作为帧尾标识一帧的结束。对于通常的情况，我们所关心的定位数据如经纬度、速度、时间等均可以从$GPRMC帧中获取得到，该帧的结构及各字段释义如下：$

36、GPRMC,*hh 当前位置的格林尼治时间，格式为hhmmss 状态, A 为有效位置, V为非有效接收警告，即当前天线视野上方的卫星个数少于3颗。 纬度, 格式为ddmm.mmmm 标明南北半球, N 为北半球、S为南半球 径度，格式为dddmm.mmmm 标明东西半球，E为东半球、W为西半球 地面上的速度，范围为0.0到999.9 方位角，范围为000.0到 359.9 度 日期, 格式为ddmmyy 地磁变化，从000.0到 180.0 度 地磁变化方向，为E 或 W 2.5 复位电路的设计2.5.1 放电型人工复位设计上电复位，是指计算机上电瞬间，要在RST引脚上出现宽度大于10ms的

37、正脉冲，使计算机进入复位状态。操作复位指用户按下“复位”按钮使计算机进入复位状态。复位有硬件和软件两种,复位的作用是使程序自动从0000H开始执行,因此我们只要在AT89C51单片机的RESET端加上一个高电平信号,并持续10ms以上即可,RESET端接有一个上电复位电路,它是由一个小的电解电容和一个接地的电阻组成的.人工复位电路另外采用一个按钮来给RESET端加上高电平信号.。放电型人工复位电路设计如图2-4：图24 放电型人工复位电路 如图24上电时C通过R充电,维持一段足够的高电平时间,完成上复位功能.C充电结束后,RESET端出现低电平,CPU正常工作. 在此我取了典型值R=10K,R

38、1=1K,C=10uF上电复位实现的时间: =R*C =10K*10uF =100mS10mS需要人工复位时,按下按钮K,C通过K和R1放电,RESET端电位上升到高电平,实现人工复位,K松开后C重新充电,充电结束后,CPU重新工作,R1是限流电阻,阻值不可以过大,否则不能起到复位作用.RESET端电位上升到高电平持续时间为: =R1*C =1K*10uF=10ms10ms2.5.2 DS1232看门狗模块设计DS1232具体引脚图:PBRST：按键复位输入 TD：延时时间设置 TOL：电源电压检测5%或10%选择 RST：复位信号输出（高电平有效） RST：复位信号输出（低电平，集电极开路）

39、 ST：选通脉冲输入 VCC：+5V电源 DS1232的主要功能： 1) 产生上电复位信号 在系统上电时，应产生一定宽度的复位信号RESET使CPU等一些芯片得到复位，从而开始正常运行。DS1232在系统上电时，能在电源电压达到正常值后产生宽度不小于250ms的复位脉冲，这一宽度的复位脉冲能确保系统彻底复位。 2) 电源电压监视 DS1232利用内部高精度温度补偿参考电压和比较器电路监视电源电压VCC的状态。当电源电压受外界干扰或瞬时下降低于某一预置值时，DS1232便输出一个复位脉冲信号，以保证系统准确运行。这个预置值由TOL（Pin3）决定，当TOL接地时，这个预置值为4.75V；当TOL

40、接VCC时，预置值为4.5V。 3) 按键复位实际控制中有时需要人工强制系统重新启动，特别是在系统调试阶段。因此，必须在按下复位按纽后产生一个复位脉冲。DS1232提供了一个输入端子（PBRST），直接连到复位按键上，只要复位按键按下接低电平，且时间不小于20ms，那么DS1232输出便产生一个宽度不小于250ms的复位脉冲。 4) 监控定时器（Watchdog timer） 监控定时器即watchdog，俗称“看门狗”，是实际系统中普遍采用的抗干扰和可靠性措施之一。它实际上是一个可由CPU复位的定时器，或者采用通过CPU的访问维持其定时时间间隔的可重复触发的单稳态定时器，或者通过软件的方法来

41、实现，其目的在于使受到干扰而偏离预定路径运行的应用程序回到正确的路径上来，保证计算机的可靠运行。 Watchdog的工作原理如图2-5所示。两个定时周期不同的定时器T1和T2，它们的时钟源相同，且假设T1=1s，T2=1.01s。用T1定时器的溢出脉冲同时对T1和T2定时器清零，那么只要T1定时器工作正常，则定时器T2永远不可能计数溢出。如果定时器T1不再计时，定时器T2则会计时溢出，并产生溢出脉冲，这就表明T1出了故障。这里的T2就是Watchdog，利用输出脉冲并进行巧妙的程序设计，可以检测出系统的出错，然后使“跑飞”的程序重新恢复运行。 图2-5 Watchdog的工作原理实际系统中，T

42、1并不是定时器，而是应用程序的运行周期。Watchdog的构成如图2-6所示，它实际上是一个和CPU构成闭合回路的定时器。 图2-6 Watchdog的构成DS1232是利用脚来实现watchdog功能的。如果脚（Pin7）在预定时间内没有受到下降沿的触发，那么DS1232将输出一个复位脉冲信号，否则Watchdog定时器将被复位，重新开始计数。S脚的输入触发通常来自CPU。因此，应用程序执行一段时间后必须产生一个脉冲信号，使Watchdog定时器清零，以保证程序正常运行，否则系统将被复位，从头开始运行。时序如图28所示。 图2-7 DS1232时序图DS1232与单片机的连接如图2-8 ：图

43、2-8 DS1232与单片机的连接2.5.3 两种方案比较可靠性是系统实现的关键所在，一个不可靠的系统，即使用户界面再友好、配置再先进，也不能经受实践的检验。运行于干扰源较多的现场环境的数传卡，必须解决对恶劣环境的适应性，并利用各种措施来提高其可靠性。上电复位、电源电压检测、按键复位以及监控定时器（Watchdog timer）是工业控制中提高可靠性的行之有效的几种设计技术。由于VLSI技术的迅猛发展，上述集中功能电路可以集成在一个DIP8的芯片中， Dallas半导体公司的DS1232。因此方案二是我最终选择的方案。2.6 显示电路的设计2.6.1 静态显示和动态显示比较用单片机驱动LED数

44、码管有很多方法，按显示方式分，有静态显示和动态（扫描）显示，按译码方式可分硬件译码和软件译码之分。静态显示就是显示驱动电路具有输出锁存功能，单片机将所要显示的数据送出后就不再管，直到下一次显示数据需要更新时再传送一次新数据，显示数据稳定，占用很少的CPU时间。动态显示需要CPU时刻对显示器件进行数据刷新，显示数据有闪烁感，占用的CPU时间多。这两种显示方式各有利弊；静态显示虽然数据稳定，占用很少的CPU时间，但每个显示单元都需要单独的显示驱动电路，使用的硬件较多；动态显示虽然有闪烁感，占用的CPU时间多，但使用的硬件少，能节省线路板空间。前常用的显示驱动方式。比较常用的显示驱动芯片有： 74L

45、S164 ,74HC595+ULN2003(2803) 等许多。采用静态显示的方案要占上风，静态显示方案可选性要优于动态显示方案，因为静态显示可以随意控制单个数码管的显示内容，如果采用动态显示的话每一数码管同一时间显示的内容相同，在显示大量数据的时候容易出错，再加上这样将大大占用单片机的数据端口，为其以后的扩展造成麻烦，所以通过两种方案的比较，我个人认为第一种静态显示的方案更加可行。2.6.2 74LS164和数码管的芯片资料（1）74LS164的管脚图如下图所示： Vcc，GND：电源的正、负极；A,B：串行数据输入端可把A、B连在一起使用CP：移位时钟输入端，当CLK信号为上跳沿时，数据右

46、移一位； Cr：清零输入端，低电平有效，该端加低电平 时，输出端均为低电平； Q0-Q7：并行数据输出端，同时Q7端也是串行数据 输出端，串行数据从A、B端最先进入的从Q7端输出，最后进入的从Q1输出。74LS164为TTL单向8位串行输入/并行输出移位寄存器，可实现串行输入，并行输出，特征是：1.门控制串行输入，2.全缓冲时钟脉冲和串行输入，3.异步方式，4.典型34MHz时钟频率，5.典型80毫瓦电源功率消耗。其中A、B（第1、2脚）为串行数据输入端，2个引脚按逻辑与运算规律输入信号，共一个输入信号时可并接。T（第8脚）为时钟输入端，可连接到串行口的TXD端。每一个时钟信号的上升沿加到T端时，移位寄存器移一位，8个时钟脉冲过后，8位二进制数全部移入74LS164中。R（第9脚）为复位端，当R=0时，移位寄存器各位复0，只有当R=1时，时钟脉冲才起作用。Q1Q8（第3-6和10-13引脚）并行输出端分别接LED显示器的hg-a各段对应的引脚上。表2-9是74LS164的输入/输出功能表。 INPUTOUTPUTCLEARCLOCKA BQA QB QH L H H H H X L 1 1 1X XX XH HL XX LL L LQA0 QB0 QH0H