基于CPLD的频率测量计毕业设计.doc
《基于CPLD的频率测量计毕业设计.doc》由会员分享,可在线阅读,更多相关《基于CPLD的频率测量计毕业设计.doc(38页珍藏版)》请在三一办公上搜索。
1、毕业设计(论文)题目 基于CPLD的频率测量计 系 别 电气工程系 专 业 电气自动化技术 班 级 电自10-2班 姓 名 学 号 201002101238 指导教师(职称) 日 期 2013年01月01日 毕业设计(论文)任务书电气工程 系 2013 届 电气自动化技术 专业毕业设计(论文)题目基于CPLD的频率测量计校内(外)指导教师职 称工作单位及部门联系方式秦雯副教授电气工程系18919080646一、题目说明(目的和意义):数字频率计是工程上常用的一种仪表,用于对信号源输出的频率、周期等参量进行测量。本课题所设计的数字频率计可对方波、正弦波的参量进行测量,要求测量频率范围较大,测试误
2、差较高。通过对“基于CPLD的数字测量计”这一课题的设计,是学生进一步学习和掌握电子产品的设计、微机控制技术等综合知识的应用,进行以可编程逻辑器件为控制核心的检测系统设计,培养理论联系实际的能力,培养解决实际问题的能力。二、设计(论文)要求(工作量、内容):1.设计任务以可编程逻辑器件为控制核心,设计一个数字显示的简易频率计。2.技术指标测量范围:0.5-5V测量频率:1Hz-1MHz 测量误差:0.1%3.设计内容(1)以可编程逻辑器件为控制核心;(2)设计系统主电路;(3)设计检测电路,测量信号类型为方波、正弦波;(4)脉冲宽度测量;(5)设计一个6为系统显示电路,能循环显示测量值。(6)
3、设计软件流程框图并编写主程序清单;4.设计成果(1)毕业设计报告字数1.5至2万字;(2)画1张1#的系统硬件电路图;(3)根据检测参数要求,设计检测电路并说明设计原理;(4)显示电路有限流电阻的定量分析计算三、进度表日 期内 容20122013学年秋第十五周第十六周第十七周第十八周第十九周第二十周20132014学年春第一周第二周查阅、消化资料。总体方案论证、方案设计。硬件线路设计。硬件电路分析、参数计算。撰写论文、准备答辩资料。撰写论文答辩答辩完成日期2013 年 1 月 10 日答辩日期20 年 月 日 月 日 四、主要参考文献、资料、设备和实习地点及翻译工作量: 1. 胡汉才.单片机原
4、理及接口技术.北京:清华大学出版社,20042. 孙涵芳 .MCS-51/96系列单片机原理及应用.北京:北京航空航天出版社,20053. 黄正瑾.电子设计竞赛赛题解析.东南大学出版社,20034. 竞赛组委会.第五届全国大学生电子设计竞赛获奖作品选编.北京:北京理工大学出版社教研室意见:同意教研室主任(签字):王淑红 2012 年 12 月 29 日 系审核意见:同意系主任(签字):周征2012 年 11 月1 日注:本任务书要求一式两份,一份打印稿交教研室,一份打印稿交学生,电子稿交系办。摘 要本文提出了一种基于CPLD的数字频率计的设计方法。复杂可编程逻辑器件(CPLD)具有集成度高、运
5、算速度快、开发周期短等特点,它的出现,改变了数字电路的设计方法,增强了设计的灵活性。该设计电路简洁,软件潜力得到充分挖掘,低频段测量精度高,有效防止了干扰的侵入。从实验结果上看,采用CPLD设计的电子电路,可以弥补传统硬件电子电路设计中的不足。该频率计利用等精度的设计方法,克服了基于传统测频原理的频率计的测量精度随被测信号频率的下降而降低的缺点。等精度的测量方法不但具有较高的测量精度,而且在整个频率区域保持恒定的测试精度。该频率计利用CPLD来实现频率、周期、脉宽的测量计,完成整个测量电路的测试控制、数据处理和显示输出。并详细论述了硬件电路的组成和软件控制流程。其中硬件电路包括键控制模块、显示
6、模块、输入信号整形模块以及CPLD主控模块。CPLD采用VHDL语言编写,根据控制信号不同进行计数,并且输出计数值到其接口中。本系统测量对象为方波、三角波、正弦波等等,测量范围为1Hz-1MHz输入信号经过放大整形后接入CPLD电路。关键词:数字频率计;CPLD;等精度Abstract This paper produces a CPLD-based digital frequency meters design method. complex programmable logic device (CPLD) has the of characteristics of highly integ
7、rated, high computing speed, shorter development cycle and so on, the appearance of it changes the methods of digital circuit design, and enhances design flexibility. this paper produces a CPLD-based digital frequency meters design method. This designs circuit is simple, softwares potential is fully
8、 tapped and low-frequency measurements have high accuracy, effectively preventing the intrusion of the interference. The experimental results from the point of view, the use of CPLD design of electronic circuits can make up for the traditional hardware designing electronic. Circuits deficiencies. Th
9、e use of such precision frequency meter design ways to overcome the traditional frequency measurement based on the principle of the measurement precision frequency meter with a decline in the measured signal frequency decreases the shortcomings. And other precision measurement method not only has hi
10、gh accuracy, but in the entire frequency region to maintain a constant precision. The frequency meter using CPLD to implement the frequency, period, pulse width and duty cycle measurement count.CPLD is written in VHDL language and counts according to different control signals translate from MCU part
11、, finally, CPLD part will output the count result to the MCU part. The measured objects of the system are square wave, tri-angel wave, sine wave, etc., input signal is shaped after amplifying measurement ranges from 1Hz to 1MHz.Keywords: Equal Precision; Frequency Meter; CPLD目 录1 绪 论11.1 本设计的目的和意义11
12、.2 频率测量计国内外现状及发展趋势21.3 本设计要求31.4 系统设计指标32 方案论证42.1频率计结构框图42.2测量方法论证42.3 显示部分的方案提出及比较62.4 键盘部分的方案提出及比较72.5 控制核心的方案提出及比较83 硬件电路设计123.1 频率计的系统级总体结构框图123.2 CPLD的芯片选择143.3 测量电路的设计173.3.1 频率的测量183.3.2 脉冲宽度的测量193.4 键盘部分的设计203.5 显示部分的设计203.6 电源部分的设计234软件电路的设计244.1 主程序流程图244.2 VHDL程序设计265结论29致 谢30参考文献311 绪 论
13、1.1 本设计的目的和意义 数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置。它不仅可以测量正弦波、方波、三角波、尖脉冲信号和其他具有周期特性的信号的频率,而且还可以测量它们的周期。经过改装,可以测量脉冲宽度,做成数字式脉宽测量仪;可以测量电容做成数字式电容测量仪;在电路中增加传感器,还可以做成数字脉搏仪、计价器等。因此数字频率计在测量物理量方面应用广泛。随着数字电路的飞速发展,数字频率计的发展也很快。通常能对频率和时间两种以上的功能进行数字化测量的仪器,称为数字式频率计(通用计数器或数字式技术器)。 在传统的控制系统中,通常将单片机作为控制核心并辅以相应的元器件构成一个整体。但这
14、种方法硬件连线复杂、可靠性差,且在实际应用中往往需要外加扩展芯片,这无疑会增大控制系统的体积,还会增加引入干扰的可能性。对一些体积小的控制系统,要求以尽可能小的器件体积实现尽可能复杂的控制功能,直接应用单片机及其扩展芯片就难以达到所期望的效果。 目前许多高精度的数字频率计都采用单片机加上外部的高速计数器来实现。然而单片机的时钟频率不高导致测速比较慢,并且在这种设计中,由于PCB板的集成度不高,导致PCB板面积大,信号走线长,因此难以提高计数器的工作频率。此外,PCB板的集成度不高还会使得高频信号容易受到外界的干扰,从而大大降低了测量精度。复杂可编程逻辑器件(CPLD)具有集成度高、运算速度快、
15、开发周期短等特点,基于CPLD的数字频率计的设计电路简洁,软件潜力得到充分挖掘,低频段测量精度高,有效防止了干扰的侵入。其独到之处体现在用软件取代了硬件。基于CPLD设计的频率计,在传统意义设计上实现了一些突破。1、用单元电路或单片机技术设计的频率计电路复杂、稳定性差。采用CPLD就能够克服这一点,它可以把具有控制功能的各个模块程序下载在一块芯片上。这一块芯片就能代替原来的许许多多的单元电路或单片机的控制芯片和大量的外围电路。大大的简化了电路结构,提高了电路稳定性。2、以往的频率计测量范围都是有限的,为测量不同频率的信号都要专门的设计某一部分电路,这样很麻烦。而基于CPLD设计的频率计可以通过
16、修改VHDL语言程序来达到改变测量范围的目的。频率测量是电子测量的重要领域,在我们的生活中都需要直接或者间接通过测量频率来获取我们想要得到信息,比如我们日常生活中最平常的时钟就是一个测量频率的设备,通过测量频率我们来计算时间的长短;在科研中经常使用的GPS设备也是通过测量频率的方式来得到GPS点与GPS卫星的距离,从而来测算GPS的坐标。频率的测量在我们的生活中无处不在,无时不刻都在接触。以频率计为基础的相关商品,有微波频率计,高精度通用计数器,计时计频器,高性能频率计时器,数字频率计数器,通用计数器等等。在测试通讯、微波器件或产品时,常常需要测量频率,通常这些都 是较复杂的信号,如含有复杂频
17、率成分、调制的或含有未知频率分量的、频率固定的或变化的、纯净的或叠加有干扰的等等。1.2 频率测量计国内外现状及发展趋势目前许多高精度的数字频率计都采用单片机加上外部的高速计数器来实现。市场上的频率计厂家可分为三类:中国大陆厂家,中国台湾厂家,欧美国家,其中,欧美频率计厂家所占有的市场份额最大。欧美频率计厂家主要有:Pendulum Instruments和Agilent科技。Pendulum Instruments公司是一家瑞典公司,总部位于瑞典首都斯德哥尔摩。Pendulum公司源于Philips公司的时间、频率部门,在时间频率测量领域具有40多年的研发经历。Pendulum Instru
18、ments公司常规频率计型号主要有CNT-91、CNT-90、CNT-81、CNT-85。同时,Pendulum Instruments公司还推出铷钟时基频率计CNT-91R、CNT-85R。Agilent科技公司是一家美国公司,总部位于美国的加利福尼亚。Agilent科技公司成立于1939年,在电子测量领域也有着70多年的研发生产经历。Agilent科技公司的常规频率计信号主要有:53181A、53131A、53132A。同时,Agilent科技公司还推出微波频率计:53150A,53151A,53152A(频率测量范围最高可达46G)。 随着科学技术的发展,用户对电子计数器也提出了新的要求
19、。对于低档产品要求使用操作方便,量程(足够)宽,可靠性高,价格低。而对于中高档产品, 则要求有高分辨率,高精度,高稳定度,高测量速率;除通常通用计数器所具有的功能外,还要有数据处理功能,统计分析功能,时域分析功能等等,或者包含电压测量等其他功能。这些要求有的已经实现或者部分实现,但要真正完美的实现这些目标,对于生产厂家来说,还有许多工作要做,而不是表面看来似乎发展到头了。在传统的控制系统中,通常将单片机作为控制核心并辅以相应的元器件构成一个整体。但这种方法硬件连线复杂、可靠性差,且在实际应用中往往需要外加扩展芯片,这无疑会增大控制系统的体积,还会增加引入干扰的可能性。对一些体积小的控制系统,要
20、求以尽可能小的器件体积实现尽可能复杂的控制功能,直接应用单片机及其扩展芯片就难以达到所期望的效果。然用CPLD就能够克服这一点,它可以把具有控制功能的各个模块程序下载在一块芯片上。这一块芯片就能代替原来的许许多多的单元电路或单片机的控制芯片和大量的外围电路。大大的简化了电路结构,提高了电路稳定性。CPLD是一种新兴的高密度大规模可编程逻辑器件,它具有门阵列的高密度和PLD器件的灵活性和易用性,目前已成为一类主要的可编程器件。可编程器件的最大特点是可通过软件编程对器件的结构和工作方式进行重构,能随时进行设计调整而满足产品升级。由于CPLD具有连续连接结构,易于预测延时,使电路仿真会更加准确,且编
21、程方便,速度快,集成度高,价格低,从而系统研制周期大大缩短,产品性能价格比提高。复杂可编程逻辑器件(CPLD)具有集成度高、运算速度快、开发周期短等特点,基于CPLD的数字频率计的设计电路简洁,软件潜力得到充分挖掘,低频段测量精度高,有效防止了干扰的侵入。其独到之处体现在用软件取代了硬件。1.3 本设计要求本设计要求完整地设计出基于CPLD的等精度频率计,并成功调试。1.4 系统设计指标 基于传统测频原理的频率计的测量精度将随被测信号频率的改变而改变,在实用中有较大的局限性,而等精度频率计不但具有较高的测量精度,而且在整个测频区域内保持恒定的测试精度。本系统设计的基本指标如下:1、 对于频率测
22、试功能,测频范围为1HZ-1MHZ。2、 对于电压测试功能,电压范围为0.5-5V。 3、 对于测试误差,要求0.1%2 方案论证2.1频率计结构框图显示键盘测量方法控制核心基准信号被测信号号图2-1频率计结构框图如图2-1所示,由一片CPLD完成各种测试功能及对整个测试系统进行控制,对标准频率和被测信号进行计数。CPLD对整个测试系统进行控制,包括对键盘信号的读入与处理;对CPLD测量过程的控制、测量结果数据的处理;最后将测量结果送LED显示输出。被测信号整形电路主要对被测信号进行限幅、放大、再经施密特触发器整形后送入CPLD。所有信号包括基准频率信号、被测信号以及自校输入信号均送入CPLD
23、芯片中,经运算处理后,以十进制的形式送到8位数码管显示电路显示。键盘控制命令通过一片74LS165并入串出移位寄存器读入CPLD,实现开始功能、预置闸门时间控制功能等。2.2测量方法论证 方案一:直接测量法众所周知,依据基本原理所实现的频率、周期以及脉冲宽度的数字化测量是一种直接测量法,由于该方法比较简单,若能满足本次课程设计任务的要求则应作为首选方案。考察中应分析该方法的测量精度是否能够满足任务书的要求,是否便于扩充以满足发挥部分提出的各项附加要求由于目前还处于顶层分析阶段,所以对测量精度的分析只需做一个概略的估计,既仅考虑1量化误差的影响,而将系统频率基准或时间基准的误差暂时忽略不计,输入
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于CPLD的频率测量计 毕业设计 基于 CPLD 频率 测量计
链接地址:https://www.31ppt.com/p-3883470.html