单稳态多谐振荡器电路课件.ppt

《单稳态多谐振荡器电路课件.ppt》由会员分享，可在线阅读，更多相关《单稳态多谐振荡器电路课件.ppt（51页珍藏版）》请在三一办公上搜索。

1、第 8 章 循序邏輯電路之設計及應用,一、無穩態多諧振盪器 TTL閘無穩態多諧振盪器 使用 TTL 反及閘連接的多諧振盪器，如下圖所示，TTL 的臨界電壓約為 1.4V，當輸入電壓高於或低於臨界電壓時，邏輯閘將轉態工作，反相閘 3、4 是用來作波形整形之用，以輸出標準方波，其週期 T 由 C1、C2 及各閘之內部輸入阻抗決定，電阻器 R1、R2 大小與各閘之內部阻抗之臨界電壓 VT 有關，一般都使用 1k的電阻器。,.,8-1時鐘脈衝產生器,節目錄,節目錄,CMOS閘無穩態多諧振盪器 如下圖為 CMOS 閘無穩態多諧振盪器電路，CMOS 之臨界電壓 VT約為所加電源電壓的一半，即。電阻 RS

2、的作用在隔離 RC回路與反相閘 1，以避免反相閘輸入端的保護二極體影響到振盪週期。,節目錄,二、單穩態多諧振盪器 電路 單穩態多諧振盪器為一觸發振盪電路，只有一個穩定狀態，當被外加信號觸發轉態，經過一預定的時間後，再恢復為原來的穩定狀態，而輸出為一脈波寬度固定的脈波，此電路又稱為單擊（one shot）電路。如下圖所示。,節目錄,波形下圖所示為 CMOS 閘組成的單穩態多諧振盪器電路波形，因NOR 閘 2 的輸入端接電阻器 R1至 VDD，所以其輸出端為 Lo，在沒有輸入信號觸發時，將永遠維持此一穩定狀態。若輸入端有正脈波輸入時，NOR 閘 1 將轉態使輸出為 Lo，經電容器 C 交連至 NO

3、R 閘 2，使其轉態輸出變為 Hi。此時電容器 C 將經由電阻器 R1 充電，當充電到臨界電壓 VT 以上時，NOR 閘 2 將轉態使輸出為Lo，回復到原來的穩定狀態，其脈波寬度由 R1C 的大小來決定。,節目錄,節目錄,一、計數模數2n型之非同步計數器 所謂計數模數 2n 型之非同步計數器乃是利用 n 個正反器，即可設計具有2n 種狀態（計數值範圍為 02n1）的非同步計數器，其中每一個正反器均具有除二之作用，依其計數類型，概分為上數型、下數型、上下數型三種。,.,8-2非同步計數器,節目錄,上數型乃是將前級正反器的標準輸出 Q，連接到後級正反器的時脈輸入端，脈波數愈多，計數值就愈大，且每次

4、均增 1，電路如下圖所示。,節目錄,下數型乃是將前級正反器的反相輸出，連接到後級正反器的時脈輸入端，脈波數愈多，計數值就愈小，且每次均減 1，電路如下圖所示。,節目錄,上下數型乃是將前級正反器的標準輸出 Q、反相輸出，透過組合邏輯電路，連接到後級正反器的時脈輸入端，此組合邏輯電路為一資料選擇器（多工器），當 時，為一上數計數器，但當 時，為一下數計數器，電路如下圖所示。,節目錄,二、計模數非2n型之非同步計數器 當計數模數不是 2n 倍數而為 N 時，則令計數到 N 值時，將之重置歸零，重新再數，即可得到模數為 N 之計數器。歸零方法為利用正反器之清除端CLR 與反及閘 NAND Gate 即

5、可達成，下圖為一模數為 6 之上數非同步計數器電路與狀態表。,節目錄,節目錄,三、非同步計數器計時脈波的週期 若有n個正反器，1個邏輯閘構成之非同步計數器。每個正反器的延遲時間為tFF，邏輯閘延遲時間為tGate，則計時脈波的最小週期（電路總延遲時間）Tmin與計時脈波旳最高頻率fmax分別為：,節目錄,節目錄,由上述可知：非同步計數器之優點為電路設計簡單，缺點為電路的總延遲時間會隨著正反器數目的增多而增加，故速度較慢，不適合用在高頻電路。,四、常用非同步計數器IC1.7490 除10非同步計數器，由除2 及除5 兩計數 器組成，兩個計數器可分開單獨使用。2.7492 除12 非同步計數器，由

6、除2 及除6 兩計數 器組成，兩個計數器可分開單獨使用。3.7493 除16非同步計數器，由除2 及除8 兩計數 器組成，兩個計數器可分開單獨使用。,節目錄,.移位暫存器之分類(1)依資料傳遞方式區分：左移暫存器（Shift Left Register）。右移暫存器（Shift Right Register）。左右移暫存器（Shift Left&Right Register）。,.,8-3移位暫存器,節目錄,一、移位暫存器簡介,(2)依資料輸入、輸出方式區分：(1)串列輸入串列輸出（SISO，Serial In Serial Out）移位暫存器。(2)串列輸入並列輸出（SIPO，Serial

7、In Parallel Out）移位暫存器。(3)並列輸入串列輸出（PISO，Parallel In Serial Out）移位暫存器。(4)並列輸入並列輸出（PIPO，Parallel In Parallel Out）移位暫存器。,節目錄,二、移位暫存器之資料傳遞方式 右移暫存器 每一級的 Q 輸出連到下一級輸入，在每一個時脈輸入後，資料將向右移一位。左移暫存器 每一級的 Q 輸出連到上一級輸入，在每一個時脈輸入後，資料將向左移一位。左右移暫存器 若暫存器具有使資料左移、右移的功能，稱為左右移暫存器。,節目錄,三、移位暫存器之資料輸入、輸出 方式 串列移位暫存器 串列移位暫存器是一次一個位元

8、將資料移入暫存器內，資料傳輸速度慢，但使用元件少。並列移位暫存器 並列移位暫存器是同時能將所有位元資料移入暫存器內，資料傳輸速度快，但使用元件多。,節目錄,四、移位暫存器IC 在現有 IC 中，暫存器的包裝種類非常多，但其工作情形不外乎上述的串列輸入串列輸出（SISO）、串列輸入並列輸出（SIPO），並列輸入並列輸出（PIPO），並列輸入串列輸出（PISO）等四種，如編號74164 為具有 SISO 與SIPO 功能的八位元移位暫存器 IC，74165 為具有 SISO 與 PISO 功能的八位元移位暫存器 IC，其中74198 為具有 SISO、SIPO、PISO、PIPO 與左、右移位的八

9、位元移位暫存器 IC，因兼具各項特性，故稱為通用暫存器。,節目錄,一、組合邏輯電路與循序邏輯電路之 區別 組合邏輯電路 組合邏輯電路（Combinational Logic Circuit），係由基本邏輯閘所組成，輸出狀態的改變，完全由當時外界的輸入組合而得，不具回授路徑與記憶元件，故目前的輸出狀態並不會影響到下一個時間的輸出。,.,8-4狀態圖及狀態表簡介,節目錄,循序邏輯電路 循序邏輯電路（Sequential Logic Circuit），其組成除了組合邏輯電路外，包括記憶元件（如第七章介紹的正反器，即為單一位元的記憶元件），輸出狀態的改變，除與當時外界的輸入信號有關，還受記憶元件的影響

10、，使其與之前的輸出狀態亦有關聯，故可循序變化，因具回授路徑與記憶元件，故目前的輸出狀態會影響到下一個時間的輸出。,節目錄,二、狀態圖及狀態表簡介 狀態圖 狀態圖可用來描述正反器輸出的現在狀態（現態）、次一狀態（次態）與電路輸出的關係，狀態圖是由許多圓圈、射線與二進位數值所組成。(1)圓圈 用以表示狀態，圈內的二進位數值，如 00、01、11、10 即分別代表各圓圈的狀態。,節目錄,(2)射線 用以表示狀態與狀態間的轉換，若次態改變，此射線稱為傳送線，若次態不改變，則稱為迴旋線，每條射線上均有兩個被符號隔開的二進位數值，如 00、10、11 等，符號前面的二進位數值代表產生這個方向轉換的輸入值，

11、符號後面的二進位數值則代表現態下的輸出值。,節目錄,狀態表 狀態表（State Table）其實與狀態圖為一體兩面，只是表示的方法不同而已，一般來說，狀態圖較容易使人了解整個狀態改變的流程，而狀態表則對電路的設計，有較具體的功用。,節目錄,三、狀態表之化簡 狀態表化簡的要領為對於每一個輸入，若兩狀態下的輸出皆相同，並且均可達到相同的次態，則稱此兩狀態相等，可除去其中之一狀態，均不改變原有輸入輸出的關係。,節目錄,四、正反器之激勵表 在設計循序邏輯電路過程中，通常欲從引起正反器現在狀態Qn至次一狀態Qn1 轉變時，獲知正反器的輸入條件，因此，需要一個列有正反器輸出狀態轉變（Qn Qn1）所須輸入

12、條件組合的關係，稱為正反器之激勵表（Excitation Table）。,節目錄,1.RS型正反器3.JK正反器,4.T型正反器,節目錄,2.D型正反器,五、利用狀態圖之狀態表完成循序邏輯電 路設計 循序邏輯電路之設計，一般依下列幾個步驟進行：,分析問題，以畫出狀態圖，並決定所需正反器之數目（n 個正反器最多可表示 2n 個不同的狀態）。依據狀態圖，列出狀態表。依據狀態表，完成正反器之狀態激勵表。利用卡諾圖，化簡每一個正反器輸入與電路輸出之最簡布林代數式。畫出循序邏輯電路圖。,節目錄,一、同步計數器與非同步計數器之比較 我們已於 8-2 節介紹過了非同步計數器，在介紹同步計數器之前，先將二者加

13、以比較，陳述如下所示：,.,8-5同步計數器,節目錄,1.非同步計數器非同步計數器（Asynchronous Counter）又稱為漣波計數器（Ripple Counter），在非同步計數器中每一個正反器的輸出端接至下一級正反器的時脈輸入端，非同步計數器具有下列優、缺點：(1)優點：電路結構簡單。(2)缺點：傳遞延遲時間長，不適合使用高頻率 的時脈。,節目錄,2.同步計數器同步計數器（Synchronous Counter）中每一個正反器的時脈輸入端均接在一起，同步計數器具有下列優、缺點：(1)優點：傳遞延遲時間短，適合使用高頻率的 時脈。(2)缺點：電路結構複雜。,節目錄,二、二進位同步計數

14、器1.二進位同步計數器之設計二進位同步計數器（Binary Counter）與非同步計數器一樣，也包括計數模數2n型（上數型、下數型、上下數型）與計數模數非2n型，甚至不規則計數型，無論是哪一種二進位同步計數器，其設計步驟均相同，如下所示：,節目錄,(1)依模數N 決定所需正反器數目n，n 必須滿足2nN 2n之最小整數。(2)畫出狀態圖。(3)參考正反器激勵表，列出狀態激勵表（狀態與激勵輸入複合表）。(4)利用卡諾圖化簡每一個正反器輸入之最簡布林代數式（未出現的狀態，正反器之輸入均以視之）。(5)畫出二進位同步計數器電路。,節目錄,節目錄,2.同步計數器計時脈波之週期故若有n 個正反器，K

15、層邏輯閘構成之同步計數器，每個正反器的延遲時間為tFF，邏輯閘延遲時間為tGate，則計時脈波的最小週期（電路總延遲時間）Tmin 與計時脈波的最高頻率fmax 分別為：,節目錄,3.常用同步計數器IC(1)74190：可預置及具上數下數控制的除10 同步計數器，僅一脈波輸入腳。(2)74191：可預置及具上數下數控制的除16 二進位同步計數器，僅一脈波輸入腳。(3)74192：可預置及具上數下數控制的除10 同步計數器，其上數及下數各有獨立脈波輸 入腳。(4)74193：可預置及具上數下數控制的除16 二進位同步計數器，其上數及下數各有獨立 脈波輸入腳。,三、移位計數器 移位計數器包括環形計

16、數器（Ring Counter）與強生計數器（Johnson Counter），常用來當作時序電路，產生時序信號以控制數位電路中一系列具有順序性的運算。,節目錄,環形計數器 多由 D 型正反器所組成（亦可由 JK 正反器所組成），電路如下圖所示，最後一級的正反器標準輸出 Q 接回至第一級正反器的輸入端，構成如環狀般，故謂之環形計數器。,節目錄,強生計數器 強生計數器依計數模數分偶數模數型與奇數模數型兩種。(1)偶數模數型 偶數模數型多由 D 型正反器所組成（亦可由 JK 正反器所組成），電路如下圖所示，最後一級的正反器反相輸出 接回至第一級正反器的輸入端。,節目錄,(2)奇數模數型 奇數模數型

17、一定要採用 JK 正反器來組成，電路如下圖所示，將倒數第二級的正反器標準輸出 Q 接回至第一級正反器的 K 輸入端。,節目錄,一、跑馬燈 使用元件(1)正反器 採用的 IC 為74LS73 的負緣觸發型 JK 正反器，並將 J、K 兩輸入端並接後，再接至 VCC，以構成具除 2 功能的 T 型正反器。,.,8-6應用實例介紹,節目錄,(2)計數器 採用的 IC 為74LS161 是四位元二進位（除 16）上數正緣觸發型同步計數器。,節目錄,(3)移位暫存器 採用的 IC 為74198 是八位元並列輸入並列輸出（PIPO）移位暫存器。j S1S000 時，暫存器內部資料被保持 住，不做移位，QA

18、QH 的資料不會改 變。k S1S0 01 時，資料由右移串列輸入端輸 入，做右移動作，第 2 接腳的資料移入 QA，原本 QA 資料右移至 QB，,節目錄,l S1S0 10 時，資料由左移串列輸入端輸入，做左移動作，第 22 接腳的資料移入 QH，原本 QH 資料左移至 QG，S1S0 11 時，做載入動作，使 QAQBQGQHABGH,節目錄,2.電路及原理,節目錄,二、紅綠燈 使用元件(1)移位暫存器 採用的 IC 為 74164 是八位元串列輸入並列輸出（SIPO）移位暫存器。,節目錄,(2)定時器 555 是一個定時器的專用積體電路，它是由 Signetics 公司於 1972年製造出來的，因為價格低、體積小與使用範圍廣泛，所以被大量應用在工業自動控制中。555 是一個具有 8 支接腳的積體電路，其接腳與內部等效電路，如右圖所示。,節目錄,電路 如下圖所示。,節目錄,三、數位輪盤 使用元件(1)計數器 採用的 IC 編號為4017 是十進制計數器，其內部接腳與時序如下圖所示，可依輸入之時序脈波順序，使十個輸出端之依次由低態變為高態。,節目錄,電路 如下圖所示。,節目錄,