Proteus实例教程ppt课件-第4章.ppt

《Proteus实例教程ppt课件-第4章.ppt》由会员分享，可在线阅读，更多相关《Proteus实例教程ppt课件-第4章.ppt（58页珍藏版）》请在三一办公上搜索。

1、第,4,章,电子技术课程设计,Proteus,实例教程,电子技术课程设计的主要目的是利用模拟电子技,术和数字电子技术理论知识，设计、仿真、制作完成,一定功能的应用电路，以加深对所学知识的理解，并,对所学知识进行扩充和完善，以提高实践动手能力。,本章利用,Proteus,强大的电子线路设计与仿真功能，讲,授几个典型电子技术综合课题设计与仿真过程。,本章主要内容,4.1,交通灯控制,4.2,直流可调稳压电源,4.3,数字钟,4.4,串,/,并行数据转换器,4.1,交通灯控制,设计任务：,在,Proteus,中设计一个十字路口交通灯信号控制器，要求：,(1),主、支干道交替通行，主干道每次放行,30

2、,秒，支干道每次放,行,20,秒；,(2),绿灯亮表示可以通行，红灯亮表示禁止通行；,(3),每次绿灯变红时，黄灯先亮,5,秒,(,此时另一干道红灯以,1Hz,的,频率闪烁,),；,(4),十字路口要有倒计时显示；,(5),主、支干道的通行时间及黄灯亮的时间均可在,0,99,秒内任,意设定。,4.1.1,电路设计,1.,总体结构设计,图,4-1,系统结构框图,4.1.1,电路设计,2.,设计步骤,(1),用,HC4510,集成计数器设计一个状态控制器，,其控制流程如图,4-2,所示。,?,主干道绿灯亮、支干道红灯亮时，表示主干道允许,通行、支干道禁止通行。绿灯亮到规定的时间,30s,时，,控制

3、器发出状态信号，转到下一状态。,?,主干道黄灯亮、支干道红灯亮，表示主干道上未过,停车线的车辆禁止通行，已过停车线的车辆继续通行，,支干道禁止通行。黄灯亮足规定时间间隔,5s,时，控制,器发出状态信号，转入到下一状态。,?,主干道红灯亮、支干道绿灯亮，表示主干道禁止通,行、支干道允许通行，绿灯亮到规定的时间间隔,20s,时，控制器发出状态信号，转入到下一状态。,?,主干道红灯亮、支干道黄灯亮，表示主干道禁止通,行、支干道上未过停车线的车辆禁止通行，已过停车,线的车辆继续通行。黄灯亮足规定时间间隔,5s,时，控,制器发出状态信号，转入到下一状态。,4.1.1,电路设计,2.,设计步骤,(2),用

4、,74LS00,与非门设计一个状态译码器，并用,74LS245,模拟开,关设计一,个闪烁控制器，控制主、支干道上的红、黄、绿灯亮暗和闪烁。具体设,计见表,4-1,所示的真值表。,状态控制器输出,主干道信号灯,支干道信号灯,Q,2,Q,1,R(,红,),Y(,黄,),G(,绿,),r(,红,),y(,黄,),g(,绿,),0,0,1,1,0,1,0,1,0,0,1,1,0,1,0,0,1,0,0,0,1,1,0,0,0,0,0,1,0,0,1,0,表,4-1,真值表,4.1.1,电路设计,2.,设计步骤,对于信号灯的状态，,1,表示灯亮，,0,表示灯灭，这样，就,将交通灯的工作状态以真值表的形式

5、表达出来了，这是电路,设计的一个很重要的环节。下面根据真值表来列写逻辑表达,式。,2,1,2,1,2,Q,Q,Q,Q,Q,R,?,?,?,1,2,Q,Q,Y,?,1,2,Q,Q,G,?,2,1,2,1,2,r,Q,Q,Q,Q,Q,?,?,?,1,2,Q,Q,y,?,1,2,Q,Q,g,?,4.1.1,电路设计,2.,设计步骤,(3),设计一个定时系统,?,根据设计要求，交通灯控制系统要有一个能自动置入不同定时时间的,定时器，以完成,30,秒、,20,秒、,5,秒的时间预置，用两片,4510,设计一个,99,0,的可置数的减法计数器。,?,用三片,74LS245,设计三个置数器，分别置入,30,

6、、,20,、,5,三个数字；减,法计数器的时间常数通过,3,片,8,路双向三态门,74LS245,来设定。,3,片,74LS245,的输入数据分别接入,30,、,20,、,5,这三个不同的数字，哪一个输入,数据作为减法计数器的置入，由状态译码器的输出信号控制不同的,74LS245,的选通信号来实现。,?,用两个,4511,和两个共阴极数码管设计一个两位译码时间显示器。,(4),用,NE555,及电阻、电容设计一个秒脉冲发生器。,4.1.1,电路设计,3.,元件清单列表,表,4-2,元件清单,元,件,名,称,所,属,类,所,属,子,类,4510,CMOS 4000 series,Counters

7、,74LS245,TTL 74LS series,Transceivers,74HC4511,TTL 74HC series,Decoders,NE555,Analog ICs,Timers,74LS00,TTL 74LS series,Gates and Inverters,74LS04,TTL 74LS series,Gates and Inverters,RES,Resistors,Generic,CAP,Capacitors,Generic,LED-YELLOW(RED,、,GREEN),Optoelectronics,LEDs,7SEG-COM-CAT-BLUE,Optoelectr

8、onics,7-Segment Displays,4.,Proteus,电路图,4.1.2,电路调试,根据电路原理图，按照要求，在,Proteus,中对交通灯控,制器进行逐步仿真和调试。,(1),调试秒脉冲产生器，脉冲周期为,1,0.1,秒；,(2),将秒脉冲引入状态控制器，调试主、支干道信号灯的,转换顺序；,(3),将秒脉冲引入定时系统，调试置数、减法计数及译码,显示。,(4),在,Proteus,中按运行仿真按钮，观察仿真结果。,4.2,直流可调稳压电源,设计任务：,(1),输出电压在,1.25V,37V,可调；,(2),最大输出电流为,1.5A,；,(3),电压调整精度达,0.1%,。,

9、4.2.1,题目分析,直流稳压电源的作用是把,50Hz,的交流电变压、整流、滤波,和稳压，从而使电路变成恒定的直流电压，供给负载，如图,4-4,所示。设计出的直流稳压电源应不以电网电压的波动和负载的,变换而改变。,图,4-4,直流稳压电源的组成,4.2.2,电路设计与仿真,1.,变压电路,直流电源通常从市电取电，把,220V,、,50Hz,的单相交流电先,降压，变成所需的交流电，然后再整流。根据桥式整流电路和电,容滤波电路的输出与输入电压的比例关系，从输出电压的最大值,37V,倒推，可以算出所使用的降压变压器的副边电压有效值应为,29V,左右。,从,Proteus,的元件库中取变压器“,TRA

10、N-2P2S,”，在原边接,交流电源“,ALTERNATOR,”，原副边分别接交流电压表以测量,其有效值，变压器的原副边同时接地，并与直流部分共地。,打开交流电源的属性对话框，把频率改为,50Hz,，把幅值改为,300V,左右，运行仿真，观察原边交流电压表的读数，再次修改交,流电源的幅值，直到原边电压表的读数为,220V,为止。,4.2.2,电路设计与仿真,1.,变压电路,根据变压器副边的线圈电感值、电压和变比之间的关系：,2,2,1,2,1,2,:,:,L,L,U,U,n,?,?,打开变压器属性对话框，保持原边线圈电感值,(Primary Inductance),为,1H,不变，修改原副边电

11、感值,(Secondary Inductance),为,0.033H,左右，也可,以保持副边线圈电感值不变，修改原边电感值，如图所示。,4.2.2,电路设计与仿真,1.,变压电路,运行仿真，直到副边交流电压表的读数为,29V,左右。变压电路的,仿真效果如图,4-8,所示。,图,4-8,变压电路的仿真图,4.2.2,电路设计与仿真,1.,整流及滤波电路,整流采用常用的二极管桥式整流电路。在,Proteus,的元件库中寻找,“,BRIDGE,”，取出此通用二极管整流桥，放置在电路中，注意接法。,根据经验，一般滤波电路常用的滤波电容有,2200F,和,1100F,两种，,但要注意它的耐压值要大于电路

12、中所承受的电压，并注意电压极性的接法,是上正下负，如图,4-9,所示。,图,4-9,整流及滤波电路,4.2.2,电路设计与仿真,2.,整流及滤波电路,一般来说，全波整流之后的电压平均值为前面变压器副边电压有效值,的,1.35,倍；滤波之后的电压平均值为全波整流电压平均值的,1.2,倍。,注意在图,4-9,中，还要在滤波电容两端并联一电源指示电路，即一个电,阻串联一个发光二极管。电路调试时，如果发光二极管亮，说明滤波之前,的电路无故障；否则可判断出前面电路有问题。,计算一下与发光二极管串联的电阻值。发光二极管要想点亮都有一个,最小电流，一般为几毫安，这里取,6mA,。发光二极管导通时两端的管压降

13、,在,2V,左右。而滤波之后的电压为：,电阻就等于其两端的电压除以流过它的电流，即：,1.35,1.2,29,47V,V,?,?,?,?,47,2,7.5k,6,R,?,?,?,?,4.2.2,电路设计与仿真,3.,集成稳压电路,集成稳压电路的核心器件是,LM317,，在实际应用中要注意加装散热片。,为了保护集成器件在接反的状态下不被烧毁，在输入、输出端之间以及输,出与调整端之间分别接反向保护二极管,1N4003,，如图,4-10,所示。,图,4-10,集成稳压电路,4.2.2,电路设计与仿真,3.,集成稳压电路,关键是对输出端、调整端和地之间的两个外接电阻的计算。由于调整,端的输出电流仅为,

14、100mA,，可以忽略不计,即认为电阻,R,2,和,RV,4,是串联。而,LM317,的输出端,2,和调整端,1,之间的输出电压已知为,1.25V,，电路的最大输,出电压为,37V,，所以滑动变阻器的最大值可以算出。,一般设,R,2,为,100,200,，典型值为,120,，这里设为,200,。在实际接,线时，这个电阻应尽可能地靠近,LM317,元件来接，因为它本应是,LM317,的,内部电阻。,由上面的公式算出滑动变阻器的最大值为,5.92k,，取典型值,5.1k,，,这样最大值达不到,37V,，理论上只有,32V,左右，仿真时显示为,33.5V,，有些,误差，并且最小值也比,1.25V,小

15、。,2,4,4,200,1.25,37,R,RV,RV,?,?,4,5.92k,RV,?,?,4.2.2,电路设计与仿真,另外，在图,4-10,中，电容,C,2,和,C,3,分别起去抖和滤波作用。,C,2,并联在滑,动变阻器两端，可防止滑动变阻器在调节过程中由于抖动而产生谐波，一,般经验值为,10F,。,C,3,为输出侧二次滤波，其目的是去掉输出电压波形中细,小的波纹。,C,1,与,C,3,的关系一般为,22,倍。,可调直流稳压电源的完整电路如图,4-11,所示。,图,4-11,直流可调稳压电源完整电路,4.3,数字钟,数字钟电路是一款经典的数字逻辑电路，它可以,是一个简单的秒钟，也可以只计分

16、和时，还可以计秒、,分、时，分别为,12,小时制或,24,小时制，外加校时和,整点报时电路。,本题目的设计要求为：,?,能计秒、分、时，且为,24,小时制；,?,能进行数字显示；,?,分和时能够校对；,?,实现整点报时功能，且音频为四低一高。,4.3.1,核心器件,74LS90,简介,本题目的核心器件是计数器。计数器的选择很多，常用的,有同步十进制计数器,74HC160,以及异步二、五、十进制计数,器,74LS90,。这里选用,74LS90,芯片。,74LS90,的引脚图如图,4-,12,所示。,图,4-12 74LS90,引脚图,4.3.1,核心器件,74LS90,简介,在组成计数器之前，每

17、个,74LS90,都应先接成十进制计数器，,如图,4-13,所示。,图,4-13 74LS90,接成的十进制计数器,4.3.1,核心器件,74LS90,简介,74LS90,内部原理如图,4-14,所示，这是一个异步时序电路。,图中的,S,1,、,S,2,对应于集成芯片的,6,、,7,管脚，,R,1,、,R,2,对应于集成,芯片的,2,、,3,管脚，,CP,0,对应于,14,管脚，,CP,1,对应于,12,管脚，,Q,3,、,Q,2,、,Q,1,、,Q,0,分别对应于,11,、,8,、,9,、,12,管脚。,图,4-14 74LS90,的内部原理图,4.3.2,分步设计与仿真,1.,计时电路,计

18、时电路共分三部分：计秒、计分和计时。其中计秒和计,分都是,60,进制，而计时为,24,进制。难点在于三者之间进位信号,的实现。,1),计秒、计分电路,(1),个位向十位的进位实现。,用两片,74LS90,异步计数器接成一个异步的,60,进制计数器。,所谓异步,60,进制计数器，即两片,74LS90,的时钟不一致。个位时,钟为,1Hz,方波用来计秒，十位计数器的时钟信号需要从个位计,数器来提供。,4.3.2,分步设计与仿真,把个位的四个输出波形画出来，如图,4-15,所示。由于,74LS90,是在时钟,的下降沿到来时计数，所以,Q,3,正好符合要求，在十秒之内只给出一个下降沿，,且与第十秒的下降

19、沿对齐。,Q,2,虽然也只产生一个下降沿，但产生的时刻不对。,这样，个位和十位之间的进位信号就找到了，把个位的,Q,3,(11,端,),连接到十位,的,CKA(14,端,),上。,图,4-15 74LS90,接成的个位计数器时序图,4.3.2,分步设计与仿真,(2),六十进制的实现。,当计秒到,59,时，希望回,00,。此时个位正好是计满十个数，不,用清零即可自动从,9,回,0,；十位应接成六进制，即从,0,5,循环计数。,用异步清零法，当,6,出现的瞬间，即,Q,3,Q,2,Q,1,Q,0,=0110,时，同时给,R,0,(1),和,R,0,(2),高电平，使这个状态变成,0000,，由于,

20、6,出现的时间很,短，被,0,取代。接线如图,4-16,所示。,当十位计数到,6,时，输出,0110,，其中正好有两个高电平，把,这两个高电平,Q,2,和,Q,1,分别接到,74LS90,的,R,0,(1),和,R,0,(2),端，即可实,现清零。一旦清零，,Q,2,和,Q,1,都为,0,，不能再继续清零，恢复正常,计数，直到下次再同时为,1,。,计分电路和计秒电路完全一致，只是周期为,1,秒的时钟信号,改成了周期为,60,秒,(,即,1,分,),的时钟信号。,4.3.2,分步设计与仿真,图,4-16 74LS90,接成的,60,进制计数器,4.3.2,分步设计与仿真,(3),秒向分的进位信号

21、的实现。,计分电路中使用,74LS20(,四输入与非门,),串反相器构成与门，如,图,4-17,所示。,计分电路的关键问题是找到秒向分的进位信号。当秒电路计,到,59,秒时，产生一个高电平，计到,60,秒时变为低电平，产生一,个下降沿送给计分电路做时钟。,计秒电路在计到,59,秒时的十位和个位的状态分别为,0101,和,1001,，把这四个,1,与起来即可,(,即十位的,Q,2,和,Q,0,、个位的,Q,3,和,Q,0,),，与的结果作为进位信号。计分电路与计秒电路一样，只是,四入与门产生的信号应标识为,59,分。,4.3.2,分步设计与仿真,图,4-17,计分电路的时钟信号,4.3.2,分步

22、设计与仿真,2),计时电路,用两片,74LS90,实现二十四进制计数器，首先把两片,74LS90,都接成十进制，并且两片之间连接成具有十的进位关系，即接,成一百进制计数器，然后在计到,24,时，十位和个位同时清零。,计到,24,时，十位的,Q,1,=1,，个位的,Q,2,=1,，应分别把这两个信号连,接到双方芯片的,R,0,(1),和,R,0,(2),端。如个位的,Q,2,接到两个,74LS90,的,R,0,(1),清零端，十位的,Q,1,接到两个,74LS90,的,R,0,(2),清零端。,计时电路的个位时钟信号来自秒、分电路产生,59,分,59,秒两,个信号相与的结果，如图,4-18,所示

23、。计分和计时电路可以先单,独用秒脉冲调试，以节省时间。联调时，可把秒脉冲的频率加,大。,图,4-,18,24,进,制,计,时,电,路,4.3.2,分步设计与仿真,为了把数显集中在一块，可以直接把时、分、秒的数码管拖,到一起。但为了使仿真时器件管脚的逻辑状态显示不影响数显,的效果，可以从主菜单中把逻辑状态显示去掉。具体操作为选,择【,System,】,【,Set Animation Options,】，打开如图,4-19,所,示的对话框，取消选中“,Animation Options,”中的“,Show,Logic State of Pins?,”项后的对勾，然后单击“,OK,”按钮。,4.3.

24、2,分步设计与仿真,2.,校时电路,校时电路主要完成校分和校时。选择校分时，拨动一次开关，分,自动加,1,；选择校时时，拨动一次开关，小时自动加,1,。校时、校,分时应切断秒、分、时计数电路之间的进位连线。,1),去抖动电路,去抖动电路主要是由两个与非门构成的低电平触发有效的,RS,锁,存器，,SW,1,为校时拨动开关，无论校分或校时都拨动该开关。拨,动一个来回，在,U16:B,与非门的输出端产生一个稳定的下降沿。,2),选择电路,SW,2,和,SW,3,都拔到左边，选择校时；,SW,2,拨到右边、,SW,4,拨,到左边，选择校分；正常计数时，,SW,3,和,SW,4,都拨到右边，与校,时电路

25、断开联系。,4.3.2,分步设计与仿真,3.,整点报时电路,整点报时，只报时不报分。为了简化电路，每当计到,59,分,50,秒时开始报时，响一秒停一秒，正好响五次。前四次为低音，最,后一响为高音。,1),报时开始信号,计到,59,分,50,秒时，分和秒计数器的状态如下：,分十位：,Q,3,Q,2,Q,1,Q,0,=0101,分个位：,Q,3,Q,2,Q,1,Q,0,=1001,秒十位：,Q,3,Q,2,Q,1,Q,0,=0101,其中，计到,59,分的信号已有，只需把它和计秒电路的十位中,的,Q,2,Q,0,相与作为开始报时的一个条件即可。见图,4-22,，,U17,A,和,U6,F,组成的与

26、门输出即为报时开始信号。,2),报时锁存信号,用秒个位的计数器输出设计四高一低的报时锁存信号。现在来分,析,50,59,秒之间秒个位的状态。,4.3.2,分步设计与仿真,秒个位：,Q,3,Q,2,Q,1,Q,0,0,0,0,0,0,0,0,1,0,0,1,0,0,0,1,1,0,1,0,0,0,1,0,1,0,1,1,0,0,1,1,1,1,0,0,0,1,0,0,1,4.3.2,分步设计与仿真,结合题目要求，通过观察这些状态发现，秒个位的,和,Q,0,逻辑,与后，正好在秒个位计到,1,、,3,、,5,、,7,时产生高电平，,0,、,2,、,4,、,6,时产生低电平，可作低四声报时的锁存信号；

27、秒个位的,Q,3,和,Q,0,逻,辑与后，正好在秒个位为,9,时产生高电平，可作高音的报时锁存,信号，这样就产生了两个报时锁存信号。,3),报时,把上述分析得到的报时开始信号分别和两个报时锁存信号相,与，产生两路报时锁存信号，如图,4-22,，上面一路为高音报时锁,存，下面一路为低音报时锁存。图中左面三个两入与非门实现的,是与或逻辑。,上下两路报时锁存信号分别与,1kHz,和,500Hz,的音频信号,(20Hz,20kHz),相与或来驱动数字喇叭，实现整点报时功能。这,里喇叭使用元件,SOUNDER,，它接收数字信号。,4.4,串,/,并行数据转换器,从一个数字系统到另一个数字系统的串行数据发

28、送通常用来,减少传输线。比如八位数据能被一位一位地通过一根数据线发送,出去，而并行方式下发送同样的位数需用八根数据线。计算机或,微处理器通常需要并行格式的输入数据，因此需要串,/,并行数据转,换器。在数字电子技术中，设计一个串行,并行数据转换器好像,是个很难的课题。因为它是纯硬件设计，同时，也是一个比较新,颖的综合性设计题目。结合,Proteus,强大的虚拟仿真工具，完成以,下设计要求：,将一个具有,11,位数据帧格式的串行数据转换成,8,位并行数据,并输出，该串行数据具有一个低电平启动位和两个高电平停止位，,先传送高位数据,D,7,，最后传送低位,D,0,。,在,Proteus,中画出原理图

29、，并仿真设计结果。,4.4.1,核心器件简介,本设计所用到的器件较多，很难说哪个是核心器件，器件,分别为,74LS164,八位串入,并出移位寄存器、八位并入并出移,位寄存器,(,因为,Proteus,里没找到，这里用两个,74LS194,来代替,),、,九进制计数器,(,这里用,74LS160,来实现,),、单稳态触发器,74LS123,、,555,定时器以及,JK,触发器，还有相关门电路及显示,器件。,4.4.2,题目分析与设计,首先要了解串行数据格式，如图,4-24,所示。串行数据帧发,送格式一共包含,11,位。第一位,(,启动位,),总是,0,，并且是以一个下,降沿开始的。接下来的八位,

30、(,D,7,D,0,),是数据位,(,其中一位可以是,校验位,),。最后两位,(,停止位,),总是,1,。当没有数据传送时，数据,线上是连续的,1,。,图,4-24,串行数据帧格式,4.4.2,题目分析与设计,1.,系统组成框图,第一部分是控制触发器，其作用是控制系统时钟发生器的作用时间。,串行数据直接作为控制触发器的时钟信号，当数据的启动位到来时，产生,一个下降沿，给触发器时钟，使触发器由低电平转换为高电平，直到下次,异步清零后重新触发为止。,第二部分是时钟发生器，其作用是给计数器和移位寄存器及单稳态触发,器直接或间接地提供时钟信号。时钟发生器的供电信号由前一级的控制触,发器输出来提供，只有

31、触发器动作后，时钟发生器才开始工作。,第三部分为计数器，其作用是控制八位并入并出移位寄存器输出正确,的八位数据，及控制单稳态触发器，使其定时给控制触发器清零。,第四部分是单稳态触发器，主要目的是每当一帧数据传送完毕后，给,控制触发器发送一个短的负脉冲使其清零后重新工作。,最后一部分是移位寄存器电路，其作用是把一帧数据以串行移位方式,移入寄存器并锁存，在计数器的控制下当八位有效数据全部移入后，一次,性输出。,4.4.2,题目分析与设计,图,4-25,系统电路结构框图,4.4.2,题目分析与设计,2.,题目设计分析,电路的核心器件是计数器，究竟是几进制计数器，要根据,整个系统的电路配置和连接来决定

32、。如果以串行数据来启动时,钟发生器，那么串行数据的第一位即启动位,(,总是低电平,),将作,为移位寄存器的第一位数据进入移位寄存器，而这一位不是有,效的数据位，必须剔除。这样，计数器就需要九进制，当计到,第九位时，实际是第八位有效数据，即输出数据，同时产生清,零信号给控制触发器，控制触发器清零后并不立即工作，因为,此时应该接着传送两位数据停止位,(,都是高电平,),。由于没有下,降沿出现，故触发器无时钟信号，不产生高电平输出，因此系,统时钟发生器不起作用，后续移位寄存器的计数器等都无法工,作，直到启动位到来。,4.4.2,题目分析与设计,2.,题目设计分析,系统设计方案可以有多种，根据以上分析

33、，在,Proteus,中设计的系统电,路如图,4-26,所示。,图中，用,JK,触发器作为控制触发器，注意一定要选用下降沿时钟触发,器。用,555,定时器接成多谐振荡器来完成时钟发生器，周期为,1s,。与周期计,算有关的两个电阻和电容分别为,1M,和,0.47F,。控制触发器和时钟发生器,之间接的两个反相器不可缺少，其作用是增加延时环节，使时钟的产生稍,滞后于串行数据，确保移位寄存器移入正确的数据。,串行移位寄存器使用,74LS164,，并行八位移位寄存器用两片双向移位,寄存器,74LS194,来代替。串行移位寄存器的数据输入即串行数据,(,每帧,11,位，,包括,1,位启动位和两位停止位,)

34、,。串行移位寄存器的时钟直接来自时钟发生,器，而并行移位寄存器的时钟是通过九进制计数器把时钟发生器九分频后,产生的。两片,74LS194,接成并行移位方式，即,S,1,、,S,0,都接高电平，时钟并,联。,4.4.2,题目分析与设计,2.,题目设计分析,计数器采用,74LS160,十进制计数器，它对时钟发生器的输出脉冲进行,计数，当计到,9,时，通过门电路组合逻辑产生一个周期为,1s,的脉冲信号，一,方面给八位并行移位寄存器作为时钟信号，另一方面给单稳态触发器作为,触发信号。九进制计数器电路如图,4-27,所示。图中九进制计数输出脉冲的,产生本来可以用与门，而用了一个与非门和反相器，目的是为了

35、增加延时，,完成移位数据后再输出。,在图,4-27,中，计数器的终端输出为,Q,3,、,Q,0,相与后再和时钟发生器产生,的时钟信号相与，目的是得到一个,1,秒内先高后低的脉冲信号，而不是一个,高电平。这个信号的后半周给单稳态电路一个触发电平。同时应注意九进,制计数器电路的复位信号的产生，即当给控制触发器清零时，同时也必须,给九进制计数器清零。,4.4.2,题目分析与设计,图,4-26 Proteus,中系统电路实现,4.4.2,题目分析与设计,计数器采用,74LS160,十进制计数器，它对时钟发生器的输,出脉冲进行计数，当计到,9,时，通过门电路组合逻辑产生一个,周期为,1s,的脉冲信号，一

36、方面给八位并行移位寄存器作为时钟,信号，另一方面给单稳态触发器作为触发信号。九进制计数器,电路如图,4-27,所示。图中九进制计数输出脉冲的产生本来可以,用与门，而用了一个与非门和反相器，目的是为了增加延时，,完成移位数据后再输出。,计数器的终端输出为,Q,3,、,Q,0,相与后再和时钟发生器产生的,时钟信号相与，目的是得到一个,1,秒内先高后低的脉冲信号，,而不是一个高电平。这个信号的后半周给单稳态电路一个触发,电平。同时应注意九进制计数器电路的复位信号的产生，即当,给控制触发器清零时，同时也必须给九进制计数器清零。,4.4.2,题目分析与设计,单稳态触发电路选用,74LS123,，当计数到

37、,9,时，产生一个负,脉冲触发,74LS123,，使它的反相输出端短暂为零，从而给,JK,触,发器和,74LS160,计数器清零。单稳态触发器的清零时间不能太,长，控制在,1,秒之内。外接电阻,R,3,和电容,C,3,用来计算输出脉宽。,当,，可根据式,来计算单稳态脉宽，其,中,为,k,，,为,ns,。如果令,=10k,，,=0.1uF,，则可算出：,=0.37,10,0.1,10,6,=0.37s,因为本例中使用,74LS123,的,作为时钟触发信号,JK,触发器的,异步清零端，故这个低电平清零信号维持,0.37,秒，足以使,JK,触,发器清零。,w,t,1000pF,x,C,0.37,w,

38、x,x,t,R,C,?,?,?,x,R,w,t,x,R,x,C,4.4.3,Proteus,电路调试与仿真,首先加入串行数据输入信号。单击,Proteus,信号源图标,，,出现各种信号源模式，选择,DPATTERN,，即“数字格式”信号,源，如图,4-28,所示。,图,4-28,选择,DPATTERN,信号源模式,4.4.3,Proteus,电路调试与仿真,把它加在电路中作,为串行数据输入，见图,4-26,的左上角。数字格,式信号源允许读者对它,进行编辑。双击该信号,源，打开如图,4-29,所示,的属性设置对话框。,图,4-29 DPATTERN,属性设置对话框,4.4.3,Proteus,电

39、路调试与仿真,先把它命名为“,Date in,”，然后选择,Pattern,格式，指定,Pulse width(,脉冲宽度,),为,1,秒,(,即周期,),，指定为“连续脉冲”，,最后在位格式处选择,Specific pulse train(,指定脉冲链,),，单击,Edit,，进入信号源编辑界面，如图,4-30,所示。,图,4-30 DPATTERN,脉冲链编辑,4.4.3,Proteus,电路调试与仿真,按照前面所规定的数据帧格式，一帧数据,11,位，第一位启,动位必须为,0,，中间八位为任意数据位,(,可自行设定,),，第十位和,第十一位为停止位，都是,1,。通过鼠标单击界面完成信号源格

40、,式设置，如图,4-30,所示。横坐标每一格为,1,秒。第一位先设为,1,，,可以理解为前一帧的一个停止位，接下来必须为,0,，这样才有,一个下降沿来启动控制触发器。图,4-31,中可读出几个字节的有,效数据为,01001000,、,11010010,、,10010110,记下这几个字,节数，然后通过仿真对照转换是否正确。,设置完成后，连续单击“,OK,”按钮，关闭对话框。单击仿,真运行按钮，观察,LED,输出，条形,LED,输出从下往上读，每隔,一定时间数据输出变化一次，读到的结果如图,4-31,所示，完全,和信号源中指定的数据一致。可以反复设定串行数据并验证。,4.4.3,Proteus,电路调试与仿真,图,4-31,并行数据输出结果,通过仿真可以看出，系统正确实现了串行数据到并行数据的,转换过程，一个串,/,并行数据转换器电路设计成功了。,