电子技术(实训篇_第二版)综合实训课件.ppt

《电子技术(实训篇_第二版)综合实训课件.ppt》由会员分享，可在线阅读，更多相关《电子技术(实训篇_第二版)综合实训课件.ppt（87页珍藏版）》请在三一办公上搜索。

1、综合实训,电子技术,综合实训,1.基于可编程温度传感器的数字温度系统设计,2.基于DDS的信号发生器设计,3.基于FPGA的数字存储示波器设计,项目目标与准备,基于可编程温度传感器的数字温度系统设计,本项目实现基于单片机和新型可编程温度传感器的水温控制系统设计，可编程温度传感器采用DS18B20。,本项目的任务是设计一个基于温度传感器DS18B20的水温控制系统，该系统具有以下功能：,图4-1数字温度系统总体设计框图,1.通过数字温度系统的设计，使学生具有分析设计需求能力。2.信息的采集与处理。3.使学生掌握温度、湿度等传感器应用 4.掌握液晶输出设备，蜂鸣器等使用，提高应用能力5.程序编写及

2、软件仿真与调试的体验，掌握单片机复杂系统软件设计，提高单片机编程能力,AT89S52单片机主要性能：与MCS-51单片机产品兼容8K字节在系统可编程Flash存储器1000次擦写周期全静态操作：0Hz33Hz三级加密程序存储器32个可编程I/O口线三个16位定时器/计数器八个中断源全双工UART串行通道低功耗空闲和掉电模式掉电后中断可唤醒看门狗定时器双数据指针掉电标识符,AT89S52单片机有四种引脚结构，如图4-2所示。,图4-2 AT89S52单片机四种引脚结构,1.温度测量精度达到0.1。2.水温人工设定时可实现同步温度值显示。3.报警上下限值可人工自由设定。4.温度数据可存储在外部扩展

3、存储器中。,温度传感器,基于可编程温度传感器的数字温度系统设计,DS18B20具有以下特点：采用单线(1-wire)技术，与微处理器通信只需一根线。微处理器通过识别DS18B20各自唯一的产品序列号，可实现多个DS18B20挂接在同一单线总线上，从而非常便利的构成多点温度检测系统。工作电源既可在远端引入，也可采用寄生电源方式产生。温度测量范围为55125，在-10+85范围内测量误差为0.5。温度传感器的分辨率可由用户从9位到12位自由设定，对应的温度值分辨率分别为0.5、0.25、0.125和0.0625。被测温度采用16位符号扩展的二进制补码格式串行输出。将12位的温度值转换为数字量所需要

4、的时间不超过750ms。用户可通过非易失性温度报警触发器自行设定报警的上下限温度值。微处理器通过报警搜索命令可及时识别出正在报警的器件。,图4-3 DS18B20的内部结构图,表4-2 DS18B20内部存储器组织结构图,表4-3,表4-4,图4-4 DS18B20的管脚排列,图4-5 DS18B20与微处理器的典型连接图,图4-6 单总线硬件接口示意图,智能水温控制系统组成,基于可编程温度传感器的数字温度系统设计,系统的扩展和配置应遵循以下原则：,图4-7 单片机应用系统电路,图4-8基于DS18B20温度传感器模块连接图,图4-9信息存储模块,指令与操作对照表,控制液晶显示的代码执行过程如

5、图4-10,图4-10液晶显示的流程图,表4-10,DDRAM（显示数据）可以理解为字符在LCD上的位置对应相关RAM的地址：表4-12,设置DDRAM地址的指令为：表4-13,表4-14,图4-11电源模块原理图,图4-12单片机控制模块原理图,图4-13蜂鸣器报警模块和液晶显示模块原理图,图4-14键盘输入模块原理图,图4-15温度传感器模块和继电器模块原理图,软件系统设计,基于可编程温度传感器的数字温度系统设计,图4-16（a）初始化时序,图4-16（b）写时序,void Initial_DS18B20(void)/产生复位脉冲初始化DS18B20 unsigned char i;/*产

6、生约900us的低电平脉冲*/DQ=0;i=100;while(i0)i-;/*产生上升沿*/DQ=1;/*等待约40us*/i=4;while(i0)i-;void Wait_Response(void)/等待DS18B20产生的应答脉冲unsigned char j;while(DQ);while(DQ)/检测到应答脉冲 j=4;while(j0)j-;,void Write_Byte(unsigned char d)/写一个字节的数据,包括写0和写1 操作 unsigned char i,j;bit temp;for(j=1;j1;/数据右移一位，取数据的次低位 if(temp)/写1操

7、作DQ=0;i+;i+;/延时15us后拉高数据线DQDQ=1;i=8;while(i0)i-;/再延时保证写1时间片不低于60us else/写0操作DQ=0;i=8;while(i0)i-;/维持60us到120us的低电平DQ=1;i+;i+;,图4-16（c）读时序,bit Read_Bit(void)/读取数据的一位unsigned char i;bit tmp;DQ=0;i+;DQ=1;i+;i+;/读时隙下降沿后15us，DS18B20输出数据有效tmp=DQ;i=8;while(i0)i-;return(tmp);unsigned char Read_Byte(void)/读取

8、数据的一个字节uchar i,j,d;d=0;for(i=1;i1);return(d);,图4-17 测温程序流程图,图4-18 键盘控制程序流程图,图4-19 水温控制系统流程图,选择部件，控制水温的精度，对项目进行改进,基于可编程温度传感器的数字温度系统设计,图4-20 项目进行改进,项目小结与建议,基于可编程温度传感器的数字温度系统设计,整个项目涉及的主要知识点有：单片机应用系统液晶显示模块的使用温度传感器DS18B20的工作原理和各种操作命令单线（1-wire）技术温度传感器数据存储器时序图和程序框图,整个项目涉及的主要技能有：怎样进行项目分析如何选择合适的器件和芯片单片机系统的选择

9、单线通信技术硬件模块电路的设计如何根据工作时序图编写程序如何绘制程序流程图以及编写相应的程序,项目训练,基于可编程温度传感器的数字温度系统设计,1.实时采集和记录各个空间温湿度情况，进行实时的显示，可以采集多通道。2.所有的数据采集和记录到一台主机计算机上，数据可以按照使用人员的要求定时自动备份、打印、归档等。3.可以实时显示不同的测温点的温度曲线变化及历史温度曲线变化，可以同时显示多个不同测温点的温度曲线，更方便比较分析。4.在出现异常数据的时候，可以按照使用人员指定的方式输出多种报警。如鸣笛报警、电话报警、短信报警、E-MAIL报警。5.局域网内的远程计算机在经过授权后，可以读取主机计算机

10、上的实时数据，实现远程的监测。,DDS技术介绍,基于DDS的信号发生器设计,本项目要求我们在学习掌握DDS技术的前提下，利用ADI公司的专用DDS芯片AD9851、AD9854、AD9954三款芯片设计出三种信号发生器。并要求信号发生器具有以下功能：1.具有产生正弦波、三角波、方波三种周期性波形的功能。2.输出波形的幅度和频率均可调。3.具有显示波形类型、频率和幅度的功能。我们除了要完成信号发生器设计之外，还要认真比较和总结三款不同DDS芯片的各自优缺点以及适用场合。,图4-21 DDS工作原理框图,图4-22 DDS基本结构图,信号发生器的构成,基于DDS的信号发生器设计,AD9851是AD

11、I公司采用先进DDS技术推出的具有高集成度DDS电路的器件，它内部包含高速高性能D/A转换器及高速比较器，可作为全数字编程控制的频率合成器和时钟发生器。外接精密时钟源时，AD9851可以产生一个频谱纯净、频率和相位都可以编程控制且稳定性很好的模拟正弦波，这个正弦波能够直接作为基准信号源或通过其内部高速比较器转换成方波输出。,AD9851主要特性参数如下：单电源工作(+2.7+5.25V)。工作温度范围-4585。低功耗，在180MHz系统时钟下，功率为555mW；电源设置有休眠状态，在该状态下，功率为4mW。内含6倍参考时钟倍乘器，可避免对外部高速参考时钟振荡器的需要，减小了由于外部频率源过高

12、而可能产生的相位噪声。频带宽，正常输出工作频率范围为0 72MHz。频率分辨率高，32 位的频率控制字，使得它在180MHz系统时钟下输出频率的精度可达0.04Hz。相位可调，可接收来自单片机的5位相位控制字。接口简单，可用单片机8 位并行口或串行口直接输入频率、相位控制数据。AD9851为28引脚表帖元件，其引脚排列如图4-23所示。,AD9851的各引脚功能详细介绍如下所示：D0D7：8 位数据输入口，可给内部寄存器装入40位控制数据。PGND：6倍参考时钟倍乘器地。PVCC：6倍参考时钟倍乘器电源。W_CL K：字装入信号，上升沿有效。FQ _UD：频率更新控制信号，时钟上升沿确认输入数

13、据有效。REFCLOCK：外部参考时钟输入。CMOS/TTL脉冲序列可直接或间接地加到6倍参考时钟倍乘器上。在直接方式中，输入频率即是系统时钟；在6倍参考时钟倍乘器方式下，系统时钟为倍乘器输出。AGND：模拟地。AVDD：模拟电源(+5V)。DGND：数字地。DVDD：数字电源(+5V)。RSET：DAC外部复位连接端。VOUTN：内部比较器负向输出端。VOUTP：内部比较器正向输出端。VINN：内部比较器的负向输入端。VINP：内部比较器的正向输入端。DACBP：DAC旁路连接端。IOUTB：互补DAC输出。IOUT：内部DAC 输出端。RESET：复位端。低电平清除DDS累加器和相位延迟器

14、为0Hz 和 相位，同时置数据输入为并行模式以及禁止6倍参考时钟倍乘器工作。,图4-24 信号发生器的系统结构框图,图4-25基于AD9851的信号发生器的硬件电路,图4-26 滤波器组成原理图,AD9854主要特性参数如下：最高可达300MHz的工作频率，输出频率范围为0120MHz。可输出FSK、PSK、BPSK、AM、CHIRP等不同类型的信号。优良的SFDR性能。时钟输入有4到20倍可编程倍频器，倍频器采用PLL倍频，这样可以减轻参考时钟设计的压力。相位累加器之前配备了频率累加器，可方便实现任意变频模式输出以及各种调频模式。反辛格函数滤波器（inverse sinc filter）进行

15、幅度补偿。配置高速比较器，可以实现同步时钟输出。-148dBc/Hz的相位噪声水平。1Hz的频率分辨率，频率切换时间最快达100ns。2线或3线串行接口，读写速度为100ns；8位数据、6 位地址并行接口及读控制输入，读写速度达10ns。,图4-27 AD9854的引脚,AD9954主要特性参数如下：内置400MSPS时钟。内含l4位DAC。相位、幅度可编程。32位频率控制字。14位相位转换分辨率。相位噪声优于-120dB/Hz。优良的动态特性，大于80dB的窄带SFDR。可用串行IO控制。内置超高速模拟比较器。可自动线性和非线性扫频。内部集成有102432位RAM。采用1.8V电源供电。可实

16、现420倍时钟倍频。支持大多数数字输入中的5V输入电平。可实现多片同步。能够进行相位调制。,图4-29 AD9954 引脚,表4-17控制寄存器,如何实现基于DDS的信号发生器,基于DDS的信号发生器设计,DDS信号发生器的技术指标主要有：工作频率范围 工作频率分辨率 工作频率稳定度 输出波形幅度 输出波形种类基于DDS的信号发生器有以下几种实现方案：,图4-31 DDS+PLL混频方案设计,图4-32 DDS 激励PLL混频方案设计,图4-33 单片机控制DDS芯片实现DDS信号发生器,软件设计,基于DDS的信号发生器设计,图4-34 AD9851的软件流程图,项目小节与建议,基于DDS的信

17、号发生器设计,首先要设计硬件电路，然后再根据硬件电路设计软件。由于AD9851、AD9854、AD9954三款DDS芯片都是ADI公司推出的高速、高集成度DDS器件，只是在性能和功耗方面有所不同，所以我们在进行硬件电路设计时可以先设计出相对比较简单的DDS模块电路，然后再参考已经完成的电路来设计较复杂的DDS模块电路。比如，可以先设计出基于AD9851的模块电路，通过对AD9851模块电路的理解和分析，再进行基于AD9854和AD9954模块电路的设计，这样可能有助于降低硬件电路的设计难度。,项目训练,基于DDS的信号发生器设计,其具体指标如下：,（1）正弦波输出频率范围：1kHz10MHz；

18、（2）具有频率设置功能，频率步进：100Hz；（3）输出信号频率稳定度：优于10-4；（4）输出电压幅度：在 负载电阻上的电压峰-峰值Vopp1V；（5）失真度：用示波器观察时无明显失真。,在完成基本要求任务的基础上，增加如下功能：（1）增加输出电压幅度：在频率范围内 负载电阻上正弦信号输出电压的峰-峰值Vopp=6V1V；（2）产生模拟幅度调制(AM)信号：在1MHz10MHz范围内调制度ma可在10%100%之间程控调节，步进量10%，正弦调制信号频率为1kHz，调制信号自行产生；（3）产生模拟频率调制(FM)信号：在100kHz10MHz频率范围内产生10kHz最大频偏，且最大频偏可分为

19、5kHz/10kHz二级程控调节，正弦调制信号频率为1kHz，调制信号自行产生；（4）产生二进制PSK、ASK信号：在100kHz固定频率载波进行二进制键控，二进制基带序列码速率固定为10kbps，二进制基带序列信号自行产生。,FPGA技术介绍,基于FPGA的数字存储示波器设计,FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。FPGA采用了逻辑单元

20、阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有：采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。FPGA可做其它全定制或半定制ASIC电路的中试样片。FPGA内部有丰富的触发器和IO引脚。FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。,如何用单片机完成

21、数字存储示波器系统,基于FPGA的数字存储示波器设计,该示波器具有以下功能：示波器频带宽度为20MHz，误差5%。具有双踪示波功能，能同时显示两路被测信号波形。模拟数字转换器(A/D)：8bit分辨率；采样速率：实时采样率40MSa/s。可设置多档垂直灵敏度，误差5%。具有波形存储功能。具有频谱分析功能。操作界面美观方便。,图4-40 数字示波器结构示意图,数字存储示波器组成,基于FPGA的数字存储示波器设计,图4-41 模拟信号调理电路图,图4-42 数据采集与传输电路图,图4-44 波形数据存储电路图,图4-45 FPGA顶层模块原理图格式,单片机部分的软件主要是实现波形数据通过串口的传输

22、以及上位机对档位和频率控制的代码命令的传输。其程序流程图如图4-46所示。,图4-46 单片机软件控制程序系统框图,图4-47示波器与频谱仪系统前面板,图4-48 LabVIEW上位机程序框图,图4-49串口选择模块VI,图4-50控制命令异或校验模块前面板,图4-51控制命令异或校验模块程序框图,图4-52示波器与频谱仪系统显示VI程序框图,图4-53 带控制命令异或校验模块分支结构的主程序框图,图4-54带示波器与频谱仪显示模块分支结构的主程序框图,如何实现单片机和FPGA技术的复杂系统开发,基于FPGA的数字存储示波器设计,双口RAM是一种特殊的数据存储芯片，除了数据存储功能外，它提供两

23、个完全独立的端口，每个端口分别有自己的控制线、地址线和I/O数据线，允许双端口同时读写数据，适合控制器以总线方式对存储空间进行共享。,可编程逻辑器件的两种类型是现场可编程门阵列（0）和复杂可编程逻辑器件（CPLD）。在这两类可编程逻辑器件中，FPGA提供了最高的逻辑密度、最丰富的特性和最高的性能。现在最新的FPGA器件，如Xilinx Virtex 系列中的部分器件，可提供八百万“系统门”（相对逻辑密度）。这些先进的器件还提供诸如内建的硬连线处理器（如IBM Power PC）、大容量存储器、时钟管理系统等特性，并支持多种最新的超快速器件至器件（device-to-device）信号技术。FP

24、GA被应用于范围广泛的应用中，从数据处理和存储直到仪器仪表、电信和数字信号处理。,LabVIEW是一种程序开发环境，由美国国家仪器(NI)公司研制开发的，类似于C和BASIC开发环境，但是LabVIEW与其他计算机语言的显著区别是：其他计算机语言都是采用基于文本的语言产生代码，而LabVIEW使用的是图形化编辑语言G编写程序，产生的程序是框图的形式。虚拟仪器(virtual instrumention)是基于计算机的仪器。,虚拟仪器(virtual instrumention)是基于计算机的仪器。虚拟仪器的主要特点有：尽可能采用了通用的硬件，各种仪器的差异主要是软件。可充分发挥计算机的能力，有

25、强大的数据处理功能，可以创造出功能更强的仪器。用户可以根据自己的需要定义和制造各种仪器。LabVIEW（Laboratory Virtual instrument Engineering）是一种图形化的编程语言，它广泛地被工业界、学术界和研究实验室所接受，视为一个标准的数据采集和仪器控制软件。LabVIEW集成了与满足GPIB、VXI、RS-232和RS-485协议的硬件及数据采集卡通讯的全部功能。它还内置了便于应用TCP/IP、ActiveX等软件标准的库函数。这是一个功能强大且灵活的软件。利用它可以方便地建立自己的虚拟仪器，其图形化的界面使得编程及使用过程都生动有趣。,项目小节与建议,基于

26、FPGA的数字存储示波器设计,本示波器与频谱仪系统需要进一步改进之处在于：使用继电器作为各幅度衰减选择开关会引入很大的噪声，从而导致显示波形不甚完美，而且影响到后续的信号测量与信号处理的精度；受信号调理模块部分的运算放大器的增益带宽积的制约，如果所测信号幅度很大则不能达到20M的极限显示频率，所以，此系统在一定频率范围内测试性能良好。,项目训练,基于FPGA的数字存储示波器设计,(1)制作数字信号发生器 能产生8路可预置的循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为100Hz，并能够重复输出。逻辑信号序列示例如图2所示。(2)制作简易逻辑分析仪 a具有采集8路逻辑信号的功能，并可

27、设置单级触发字。信号采集的触发条件为各路被测信号电平与触发字所设定的逻辑状态相同。在满足触发条件时，能对被测信号进行一次采集、存储。b能利用模拟示波器清晰稳定地显示所采集到的8路信号波形，并显示触发点位置。c8位输入电路的输入阻抗大于50k，其逻辑信号门限电压可在0.254V范围内按16级变化，以适应各种输入信号的逻辑电平。d每通道的存储深度为20bit。,(1)能在示波器上显示可移动的时间标志线，并采用LED或其它方式显示时间标志线所对应时刻的8路输入信号逻辑状态。(2)简易逻辑分析仪应具备3级逻辑状态分析触发功能，即当连续依次捕捉到设定的3个触发字时，开始对被测信号进行一次采集、存储与显示，并显示触发点位置。3级触发字可任意设定（例如：在8路信号中指定连续依次捕捉到两路信号11、01、00作为三级触发状态字）。(3)触发位置可调（即可选择显示触发前、后所保存的逻辑状态字数）。(4)其它（如增加存储深度后分页显示等）。,知识回顾Knowledge Review,