芯片封装测试流程详解-芯片封装测试流程详解课件.pptx
《芯片封装测试流程详解-芯片封装测试流程详解课件.pptx》由会员分享,可在线阅读,更多相关《芯片封装测试流程详解-芯片封装测试流程详解课件.pptx(43页珍藏版)》请在三一办公上搜索。
1、Introduction of IC Assembly ProcessIC封装工艺简介,艾,IC Process Flow,Customer客 户,IC DesignIC设计,Wafer Fab晶圆制造,Wafer Probe晶圆测试,Assembly&TestIC 封装测试,SMTIC组装,Company Logo,IC Package(IC的封装形式),Package-封装体:指芯片(Die)和不同类型的框架(L/F)和塑封料(EMC)形成的不同外形的封装体。IC Package种类很多,可以按以下标准分类:按封装材料划分为:金属封装、陶瓷封装、塑料封装 按照和PCB板连接方式分为:PTH
2、封装和SMT封装 按照封装外型可分为:SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等;,Company Logo,IC Package(IC的封装形式),按封装材料划分为:,金属封装,陶瓷封装,塑料封装,金属封装主要用于军工或航天技术,无商业化产品;陶瓷封装优于金属封装,也用于军事产品,占少量商业化市场;塑料封装用于消费电子,因为其成本低,工艺简单,可靠性高而占有绝大部分的市场份额;,Company Logo,IC Package(IC的封装形式),按与PCB板的连接方式划分为:,PTH,SMT,PTH-Pin Through Hole,通孔式;SMT-Surface Moun
3、t Technology,表面贴装式。目前市面上大部分IC均采为SMT式的,SMT,Company Logo,IC Package(IC的封装形式),按封装外型可分为:SOT、QFN、SOIC、TSSOP、QFP、BGA、CSP等;决定封装形式的两个关键因素:封装效率。芯片面积/封装面积,尽量接近1:1;引脚数。引脚数越多,越高级,但是工艺难度也相应增加;其中,CSP由于采用了Flip Chip技术和裸片封装,达到了 芯片面积/封装面积=1:1,为目前最高级的技术;,封装形式和工艺逐步高级和复杂,Company Logo,IC Package(IC的封装形式),QFNQuad Flat No-
4、lead Package 四方无引脚扁平封装 SOICSmall Outline IC 小外形IC封装 TSSOPThin Small Shrink Outline Package 薄小外形封装 QFPQuad Flat Package 四方引脚扁平式封装 BGABall Grid Array Package 球栅阵列式封装 CSPChip Scale Package 芯片尺寸级封装,Company Logo,IC Package Structure(IC结构图),TOP VIEW,SIDE VIEW,Lead Frame 引线框架,Gold Wire 金 线,Die Pad 芯片焊盘,Epo
5、xy 银浆,Mold Compound 环氧树脂,Company Logo,Raw Material in Assembly(封装原材料),【Wafer】晶圆,Company Logo,Raw Material in Assembly(封装原材料),【Lead Frame】引线框架,提供电路连接和Die的固定作用;主要材料为铜,会在上面进行镀银、NiPdAu等材料;L/F的制程有Etch和Stamp两种;易氧化,存放于氮气柜中,湿度小 于40%RH;除了BGA和CSP外,其他Package都会采用Lead Frame,BGA采用的是Substrate;,Company Logo,Raw Mat
6、erial in Assembly(封装原材料),【Gold Wire】焊接金线,实现芯片和外部引线框架的电性和物 理连接;金线采用的是99.99%的高纯度金;同时,出于成本考虑,目前有采用铜 线和铝线工艺的。优点是成本降低,同时工艺难度加大,良率降低;线径决定可传导的电流;0.8mil,1.0mil,1.3mils,1.5mils和2.0mils;,Company Logo,Raw Material in Assembly(封装原材料),【Mold Compound】塑封料/环氧树脂,主要成分为:环氧树脂及各种添加剂(固化剂,改性剂,脱 模剂,染色剂,阻燃剂等);主要功能为:在熔融状态下将D
7、ie和Lead Frame包裹起来,提供物理和电气保护,防止外界干扰;存放条件:零下5保存,常温下需回温24小时;,Company Logo,Raw Material in Assembly(封装原材料),成分为环氧树脂填充金属粉末(Ag);有三个作用:将Die固定在Die Pad上;散热作用,导电作用;-50以下存放,使用之前回温24小时;,【Epoxy】银浆,Company Logo,Typical Assembly Process Flow,FOL/前段,EOL/中段,Plating/电镀,EOL/后段,Final Test/测试,Company Logo,FOL Front of Li
8、ne前段工艺,BackGrinding磨片,Wafer,Wafer Mount晶圆安装,Wafer Saw晶圆切割,Wafer Wash晶圆清洗,Die Attach芯片粘接,Epoxy Cure银浆固化,Wire Bond引线焊接,2nd Optical第二道光检,3rd Optical第三道光检,EOL,Company Logo,FOL Back Grinding背面减薄,Taping粘胶带,BackGrinding磨片,De-Taping去胶带,将从晶圆厂出来的Wafer进行背面研磨,来减薄晶圆达到 封装需要的厚度(8mils10mils);磨片时,需要在正面(Active Area)贴
9、胶带保护电路区域 同时研磨背面。研磨之后,去除胶带,测量厚度;,Company Logo,FOL Wafer Saw晶圆切割,Wafer Mount晶圆安装,Wafer Saw晶圆切割,Wafer Wash清洗,将晶圆粘贴在蓝膜(Mylar)上,使得即使被切割开后,不会散落;通过Saw Blade将整片Wafer切割成一个个独立的Dice,方便后面的 Die Attach等工序;Wafer Wash主要清洗Saw时候产生的各种粉尘,清洁Wafer;,Company Logo,FOL Wafer Saw晶圆切割,Wafer Saw Machine,Saw Blade(切割刀片):Life Tim
10、e:9001500M;Spindlier Speed:3050K rpm:Feed Speed:3050/s;,Company Logo,FOL 2nd Optical Inspection二光检查,主要是针对Wafer Saw之后在显微镜下进行Wafer的外观检查,是否有出现废品。,Chipping Die 崩 边,Company Logo,FOL Die Attach 芯片粘接,Write Epoxy点银浆,Die Attach芯片粘接,Epoxy Cure银浆固化,Epoxy Storage:零下50度存放;,Epoxy Aging:使用之前回温,除去气泡;,Epoxy Writing:
11、点银浆于L/F的Pad上,Pattern可选;,Company Logo,FOL Die Attach 芯片粘接,芯片拾取过程:1、Ejector Pin从wafer下方的Mylar顶起芯片,使之便于 脱离蓝膜;2、Collect/Pick up head从上方吸起芯片,完成从Wafer 到L/F的运输过程;3、Collect以一定的力将芯片Bond在点有银浆的L/F 的Pad上,具体位置可控;4、Bond Head Resolution:X-0.2um;Y-0.5um;Z-1.25um;5、Bond Head Speed:1.3m/s;,Company Logo,FOL Die Attach
12、 芯片粘接,Epoxy Write:Coverage 75%;,Die Attach:Placement0.05mm;,Company Logo,FOL Epoxy Cure 银浆固化,银浆固化:175C,1个小时;N2环境,防止氧化:,Die Attach质量检查:Die Shear(芯片剪切力),Company Logo,FOL Wire Bonding 引线焊接,利用高纯度的金线(Au)、铜线(Cu)或铝线(Al)把 Pad 和 Lead通过焊接的方法连接起来。Pad是芯片上电路的外接 点,Lead是 Lead Frame上的 连接点。W/B是封装工艺中最为关键的一部工艺。,Compan
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 芯片 封装 测试 流程 详解 课件
链接地址:https://www.31ppt.com/p-3749940.html