计算机操作系统教程(第四版)课件：第9章--设备管理.ppt

《计算机操作系统教程(第四版)课件：第9章--设备管理.ppt》由会员分享，可在线阅读，更多相关《计算机操作系统教程(第四版)课件：第9章--设备管理.ppt（149页珍藏版）》请在三一办公上搜索。

1、第9章 设备管理,9.1 引 言9.2 数据传送控制方式9.3 中断技术9.4 缓冲管理9.5 设备分配9.6 I/O进程控制9.7 设备驱动程序本章小结习题,9.1 引 言9.1.1 设备的类别在计算机系统中，除了CPU和内存之外，其他的大部分硬设备称为外部设备。它包括常用的输入输出设备、外存设备以及终端设备等。这些设备种类繁多，特性各异，操作方式的区别也很大，从而使得操作系统的设备管理变得十分复杂。早期的计算机系统由于速度慢、应用面窄，外部设备主要以纸带、卡片等作为输入输出介质，相应的设备管理程序也比较简单。进入80年代以来，由于个人计算机、工作站以及计算机网络系统等的发展，外部设备开始走

2、向多样化、复杂化和智能化。,近年来最为流行的窗口系统中的X WINDOW等都是作为一种设备和操作系统相连的。这使得设备管理变得越来越复杂化。设备的分类按设备的使用特性分，可分为存储设备、输入输出设备、终端设备以及脱机设备等。按设备的从属关系，可把设备划分为系统设备和用户设备。系统设备是指那些在操作系统生成时就已配置好的各种标准设备。如，键盘、打印机以及文件存储设备等。用户设备则是那些在系统生成时没有配置，而由用户自己安装配置后由操作系统统一管理的设备。例如，网络系统中的各种网板、实时系统中的A/D、D/A变换器、图像处理系统的图像设备等。有的系统中还按信息组织方式来划分设备。例如，UNIX系统

3、就把外部设备划分为字符设备和块设备。键盘、终端、打印机等以字符为单位组织和处理信息的设备被称为字符设备；而磁盘、磁带等以字符块为单位组织和处理信息的设备被称为块设备。,图9.1 按使用特性对外部设备的分类,对设备分类的目的在于简化设备管理程序。由于设备管理程序是和硬件打交道的，因此，不同的设备硬件对应于不同的管理程序。不过，对于同类设备来说，由于设备的硬件特性十分相似，从而可以利用相同的管理程序或只需做很少的修改即可。,9.1.2 设备管理的功能和任务设备管理是对计算机输入输出系统的管理，这是操作系统中最具有多样性和复杂性的部分。其主要任务是：选择和分配输入输出设备以便进行数据传输操作；控制输

4、入输出设备和CPU(或内存)之间交换数据；为用户提供一个友好的透明接口，把用户和设备硬件特性分开，使得用户在编制应用程序时不必涉及具体设备，系统按用户要求控制设备工作。另外，这个接口还为新增加的用户设备提供一个和系统核心相连接的入口，以便用户开发新的设备管理程序；提高设备和设备之间、CPU和设备之间，以及进程和进程之间的并行操作度，以使操作系统获得最佳效率。,9.1.2 设备管理的功能和任务设备管理程序的功能：提供和进程管理系统的接口。当进程要求设备资源时，该接口将进程要求转达给设备管理程序；进行设备分配。按照设备类型和相应的分配算法把设备和其他有关的硬件分配给请求该设备的进程，并把未分配到所

5、请求设备或其他有关硬件的进程放入等待队列；实现设备和设备、设备和CPU等之间的并行操作。除控制状态寄存器、数据缓冲寄存器等的控制器之外，对应于不同的I/O控制方式，还要DMA(Directed Memory Access)通道等硬件支持。在设备分配程序根据进程要求分配设备、控制器和通道或DMA等之后，通道或DMA将自动完成设备和内存之间的数据传送工作，从而完成并行操作。在无通道或DMA时，由设备管理程序利用中断技术来完成操作；进行缓冲区管理。一般CPU的执行速度和访问内存速度都比较高，而外设的数据流通速度则低得多(如键盘)，为减少外设和内存与CPU之间的数据速度不匹配的问题，系统中一般设有缓冲

6、区(器)来暂放数据。设备管理程序负责进行缓冲区分配、释放及有关的管理工作。,9.2 数据传送控制方式设备管理的主要任务之一是控制设备和内存或CPU之间的数据传送，选择和衡量数据传送控制方式有几条原则：数据传送速度足够高，能满足用户的需要但又不丢失数据；系统开销小，所需的处理控制程序少；能充分发挥硬件资源的能力，使得I/O设备尽量忙，而CPU等待时间少。为了控制I/O设备和内存之间的数据交换，每台外围设备都是按照一定的规律编码的。而且，设备和内存与CPU之间有相应的硬件接口支持同步控制、设备选择以及中断控制等。因此，假定本节的数据传送控制方式都是基于这些硬件基础的，从而不再讨论有关硬件部分。,9

7、.2 数据传送控制方式外围设备和内存之间的常用数据传送控制方式有4种：程序直接控制方式；中断控制方式；DMA方式；通道方式。9.2.1 程序直接控制方式程序直接控制方式(programmed direct control)就是由用户进程来直接控制内存或CPU和外围设备之间的信息传送。控制者是用户进程。,当用户进程需要数据时，它通过CPU发出启动设备准备数据的启动命令“Start”，然后，用户进程进入测试等待状态。在等待时间内，CPU不断地用一条测试指令检查描述外围设备的工作状态的控制状态寄存器。而外围设备只有将数据传送的准备工作作好之后，才将该寄存器置为完成状态。从而，当CPU检测到控制状态寄

8、存器为完成状态，也就是该寄存器发出“Done”信号之后，设备开始往内存或CPU传送数据。反之，当用户进程需要向设备输出数据时，也必须同样发启动命令启动设备和等待设备准备好之后才能输出数据。除了控制状态寄存器之外，在I/O控制器中还有一类称为数据缓冲寄存器的寄存器。在CPU与外围设备之间传送数据时，输入设备每进行一次操作，首先把所输入的数据送入该寄存器，然后，CPU再把其中数据取走。反之，当CPU输出数据时，也是先把数据输出到该寄存器之后，再由输出设备将其取走。只有数据装入该寄存器之后，控制状态寄存器的值才会发生变化。如图9.2所示。,图9.2 程序直接控制方式,程序直接控制方式虽然控制简单，也

9、不需要多少硬件支持，但是，程序直接控制方式明显地存在下述缺点：CPU和外围设备只能串行工作。由于CPU的处理速度要大大高于外围设备的数据传送和处理速度，所以，CPU的大量时间都处于等待和空闲状态。这使得CPU的利用率大大降低；CPU在一段时间内只能和一台外围设备交换数据信息，从而不能实现设备之间的并行工作；由于程序直接控制方式依靠测试设备标志触发器的状态位来控制数据传送，因此无法发现和处理由于设备或其他硬件所产生的错误。所以，程序直接控制方式只适用于那些CPU执行速度较慢，而且外围设备较少的系统。,9.2.2 中断方式为了减少程序直接控制方式中CPU等待时间以及提高系统的并行工作程度，中断(i

10、nterrupt)方式被用来控制外围设备和内存与CPU之间的数据传送。这种方式要求CPU与设备(或控制器)之间有相应的中断请求线，而且在设备控制器的控制状态寄存器的相应的中断允许位。中断方式的传送结构如图9.3所示。,图9.3 中断方式,数据的输入可按如下步骤操作：首先，进程需要数据时，通过CPU发出“Start”指令启动外围设备准备数据。该指令同时还将控制状态寄存器中的中断允许位打开，以便在需要时，中断程序可以被调用执行；在进程发出指令启动设备之后，该进程放弃处理机，等待输入完成。从而，进程调度程序调度其他就绪进程占据处理机；当输入完成时，I/O控制器通过中断请求线向CPU发出中断信号。CP

11、U在接收到中断信号之后，转向预先设计好的中断处理程序对数据传送工作进行相应的处理。在以后的某个时刻，进程调度程序选中提出请求并得到了数据的进程，该进程从约定的内存特定单元中取出数据继续工作。中断控制方式的处理过程可由图9.4表示。,图9.4 中断控制方式的处理过程,由图9.4可以看出，当CPU发出启动设备和允许中断指令之后，它没有像程序直接控制方式那样循环测试状态控制寄存器的状态是否已处于“Done”。反之，CPU已被调度程序分配给其他进程在另外的进程上下文中执行。当设备将数据送入缓冲寄存器并发出中断信号之后，CPU接收中断信号进行中断处理。显然，CPU在另外的进程上下文中执行时，也可以发启动

12、不同设备的启动指令和允许中断指令，从而做到设备与设备间的并行操作以及设备和CPU间的并行操作。,尽管中断方式与程序直接控制方式相比，使CPU的利用率大大提高且能支持多道程序和设备的并行操作，但仍然存在着许多问题：首先，由于在I/O控制器的数据缓冲寄存器装满数据之后将会发生中断，而且数据缓冲寄存通常较小，因此，在一次数据传送过程中，发生中断次数较多，这将耗去大量的CPU处理时间。其次，现代计算机系统通常配置有各种各样的外围设备。如果这些设备通过中断处理方式进行并行操作，则由于中断次数的急剧增加而造成CPU无法响应中断和出现数据丢失现象。再次，在中断控制方式时，我们都是假定外围设备的速度非常低，而

13、CPU处理速度非常高。也就是说，当设备把数据放入数据缓冲寄存器并发出中断信号之后，CPU有足够的时间在下一个(组)数据进入数据缓冲寄存器之前取走这些数据。如果外围设备的速度也非常高，则可能造成数据缓冲寄存器的数据由于CPU来不及取走而丢失。DMA方式和通道方式不会造成上述问题。,9.2.3 DMA方式直接存取(direct memory access)方式基本思想是在外围设备和内存之间开辟直接的数据交换通路。采用窃取或挪用CPU的一个工作周期把数据缓冲寄存器中的数据直接送到内存地址寄存器所指向的内存区域中在DMA方式中，I/O控制器具有比中断方式和程序直接控制方式时更强的功能。除了控制状态寄存

14、器和数据缓冲寄存器之外，DMA控制器中还包括传送字节计数器、内存地址寄存器等。可用于CPU控制内存和设备之间批量数据交换。由计数器逐个计数，并由内存地址寄存器确定内存地址。除了在数据块传送开始时需要CPU的启动指令和在整个数据块传送结束时需发中断通知CPU进行中断处理之外，不再像中断控制方式时那样需要CPU的频繁干涉。DMA存取方式的结构如图9.5所示。,图9.5 DMA方式的传送结构,DMA方式的数据输入处理过程如下：当进程要求设备输入数据时，CPU把准备存放输入数据的内存始址以及要传送的字节数分别送入DMA控制器中的内存地址寄存器和传送字节计数器；另外，还把控制状态寄存器中的中断允许位和启

15、动位置1；从而启动设备开始进行数据输入。发出数据要求的进程进入等待状态，进程调度程序调度其他进程占据CPU。输入设备不断地挪用CPU工作周期，将数据缓冲寄存器中的数据源源不断地写入内存，直到所要求的字节全部传送完毕。DMA控制器在传送字节数完成时通过中断请求线发出中断信号，CPU在接收到中断信号后转中断处理程序进行善后处理。中断处理结束时，CPU返回被中断进程处执行或被调度到新的进程上下文环境中执行。DMA方式的处理过程如图9.6所示。,图9.6 DMA方式的数据传送处理过程,DMA方式与中断方式的主要区别：中断方式时是在数据缓冲寄存器满之后发中断要求CPU进行中断处理，而DMA方式则是在所要

16、求转送的数据块全部传送结束时要求CPU进行中断处理。这就大大减少了CPU进行中断处理的次数。中断方式的数据传送是在中断处理时由CPU控制完成的，而DMA方式是在DMA控制器的控制下不经过CPU控制完成的。这就排除了因并行操作设备过多时CPU来不及处理或因速度不匹配而造成数据丢失等现象。DMA方式仍存在着一定的局限性：DMA方式对外围设备的管理和某些操作仍由CPU控制。在大中型计算机中，系统所配置的外设种类越来越多，数量也越来越大，因而，对外围设备的管理的控制也就愈来愈复杂。多个DMA控制器的同时使用显然会引起内存地址的冲突并使得控制过程进一步复杂化。多个DMA控制器的同时使用也是不经济的。因此

17、，在大中型计算机系统中(近年来甚至在那些要求I/O能力强的微机系统中，例如在COMPAQ的System pro386系列微机系统中)，除了设置DMA器件之外，还设置专门的硬件装置通道。,9.2.4 通道控制方式(channel control)是一种以内存为中心，实现设备和内存直接交换数据的控制方式。与DMA方式不同的是，在DMA方式中，数据的传送方向、存放数据的内存始址以及传送的数据块长度等都由CPU控制，而在通道方式中，这些都由专管输入输出的硬件通道来进行控制。另外，与DMA方式时每台设备至少一个DMA控制器相比，通道控制方式可以做到一个通道控制多台设备与内存进行数据交换，从而，通道方式进

18、一步减轻了CPU的工作负担和增加了计算机系统的并行工作程度。通道：是一个独立于CPU的专管输入输出控制的处理机，它控制设备与内存直接进行数据交换。它有自己的通道指令，这些通道指令受CPU启动，并在操作结束时向CPU发中断信号。,通道控制方式的基本思想。在通道控制方式中，I/O控制器中没有传送字节计数器和内存地址寄存器；但多了通道设备控制器和指令执行机构。在通道方式下，CPU只需发出启动指令，指出通道相应的操作和I/O设备，该指令就可启动通道并使该通道从内存中调出相应的通道指令执行。通道指令一般包含有被交换数据在内存中应占据的位置、传送方向、数据块长度以及被控制的I/O设备的地址信息、特征信息(

19、例如是磁带设备还是磁盘设备)等，通道指令在通道中没有存储部件时存放在内存中。通道指令的格式一般由操作码、读、写或控制、计数段(数据块长度)以及内存地址段和结束标志等组成。通道指令在进程要求数据时由系统自动生成。例：write 0 0 250 1850 write 1 1 250 720,一个通道可以以分时方式同时执行几个通道指令程序。按照信息交换方式不同，一个系统中可设立三种类型的通道，即字节多路通道、数组多路通道和选择通道。由这三种通道组成的数据传送控制结构如图9.7所示。,9.7 通道方式的数据传送结构,字节多路通道以字节为单位传送数据，它主要用来连接大量的低速设备，如终端、打印机等。数组

20、多路通道以块为单位传送数据，它具有传送速率高和能分时操作不同的设备等优点。数组多路通道主要用来连接中速块设备，如磁带机等。数组多路通道和字节多路通道都可以分时执行不同的通道指令程序。但是，选择通道一次只能执行一个通道指令程序。所以，选择通道一次只能控制一台设备进行I/O操作。不过，选择通道具有传送速度高的特点，因而它被用来连接高速外部设备，并以块为单位成批传送数据。受选择通道控制的外设有磁盘机等。,通道控制方式的数据输入处理过程可描述如下：第一步，当进程要求设备输入数据时，CPU发Start指令指明I/O操作、设备号和对应通道。第二步，对应通道接收到CPU发来的启动指令Start之后，把存放在

21、内存中的通道指令程序读出，设置对应设备的I/O控制器中的控制状态寄存器。第三步，设备根据通道指令的要求，把数据送往内存中指定区域。第四步，若数据传送结束，I/O控制器通过中断请求线发中断信号请求CPU做中断处理。第五步，与DMA方式时相同，即中断处理结束后CPU返回被中断进程处继续执行。在(1)中要求数据的进程只有在调度程序选中它之后，才能对所得到的数据进行加工处理。另外，在许多情况下，人们可从CPU执行的角度描述中断控制方式、DMA方式或通道控制方式的控制处理过程。,例：通道控制方式的描述过程。Channel control procedure：repeatIRMpcpc pc+1execu

22、te(IR)if require accessing with I/O Devicethen Command(I/O operation,Address of i/O device,channel)fiif I/O Done interruptthen Call interrupt processing control fiuntil machine haltInterrupt processing control procedure其中，IR代表指令寄存器，pc代表程序计数器，而fi则表示if.then.条件语句的结束。,9.3 中 断 技 术除了程序直接控制方式之外，无论是中断控制方式、D

23、MA方式还是通道控制方式，都需在设备和CPU之间进行通信，由设备向CPU发中断信号之后，CPU接收相应的中断信号进行处理。这几种方式的区别只是中断处理的次数、数据传送方式以及控制指令的执行方式等。在计算机系统中，除了上述I/O中断之外，还存在着许多其他的突发事件，例如电源掉电、程序出错等，这些也会发出中断信号通知CPU做相应的处理。,9.3.1 中断的基本概念中断(Interrupt)是指计算机在执行期间，系统内发生任何非寻常的或非预期的急需处理事件，使得CPU暂时中断当前正在执行的程序而转去执行相应的事件处理程序，待处理完毕后又返回原来被中断处继续执行或调度新的进程执行的过程。引起中断发生的

24、事件被称为中断源，中断源向CPU发出的请求中断处理信号称为中断请求，而CPU收到中断请求后转相应的事件处理程序称为中断响应。在有些情况下，尽管产生了中断源和发出了中断请求，但CPU内部的处理机状态字PSW的中断允许位已被清除，从而不允许CPU响应中断。这种情况称为禁止中断。CPU禁止中断后只有等到PSW的中断允许位被重新设置后才能接收中断。禁止中断也称为关中断，PSW的中断允许位的设置也被称为开中断。中断请求、关中断、开中断等都是由硬件实现。开中断和关中断是为了保证某些程序执行的原子性。,中断屏蔽是指在中断请求产生之后，系统用软件方式有选择地封锁部分中断而允许其余部分的中断仍能得到响应。中断屏

25、蔽是通过每一类中断源设置一个中断屏蔽触发器来屏蔽它们的中断请求而实现的。不过，有些中断请求是不能屏蔽甚至不能禁止的，也就是说，这些中断具有最高优先级。不管CPU是否是关中断的，只要这些中断请求一旦提出，CPU必须立即响应。例如，电源掉电事件所引起的中断就是不可禁止和屏蔽中断。,9.3.2 中断的分类与优先级根据系统对中断处理的需要，操作系统一般对中断进行分类并对不同的中断赋予不同的处理优先级，以便在不同的中断同时发生时，按轻重缓急进行处理。根据中断源产生的条件，可把中断分为外中断和内中断。外中断时指来自处理机和内存外部的中断，包括I/O设备发出的I/O中断、外部信号中断(例如用户键入ESC键)

26、、各种定时器引起的时钟中断以及调试程序中设置的断点等引起的调试中断等。外中断在狭义上一般被称为中断。内中断主要指在处理机和内存内部产生的中断。内中断一般称为陷阱(trap)。它包括程序运算引起的各种错误，如地址非法、校验错、页面失效、存取访问控制错、算术操作溢出、数据格式非法、除数为零、非法指令、用户程序执行特权指令、分时系统中的时间片中断以及从用户态到核心态的切换等都是陷阱的例子。为了按中断源的轻重缓急处理响应中断，操作系统对不同的中断赋予不同的优先级。例如，在UNIX系统中，外中断和陷阱的优先级共分为8级。为了禁止中断或屏蔽中断，CPU的处理机状态字PSW中也设置有相应的优先级。如果中断源

27、的优先级高于PSW的优先级，则CPU响应该中断源的中断请求，反之，CPU屏蔽该中断源的中断请求。,各中断源的优先级在系统设计时给定，在系统运行时是固定的。而处理机的优先级则根据执行情况由系统程序动态设定。中断和陷阱还有如下主要区别：陷阱通常由处理机正在执行的现行指令引起，而中断则是由与现行指令无关的中断源引起的。陷阱处理程序提供的服务为当前进程所用，而中断处理程序提供的服务则不是为了当前进程的。CPU在执行完一条指令之后，下一条指令开始之前响应中断，而在一条指令执行中也可以响应陷阱。例如执行指令非法时，尽管被执行的非法指令不能执行结束，但CPU仍可对其进行处理。另外，在有的系统中，陷阱处理程序

28、被规定在各自的进程上下文中执行，而中断处理程序则在系统上下文中执行。,9.3.3 软中断中断和陷阱都可以看作是硬中断，因为这些中断和陷阱要通过硬件产生相应的中断请求。而软中断则不然，它是通信进程之间用来模拟硬中断的一种信号通信方式。软中断与硬中断相同的地方是：其中断源发中断请求或软中断信号后，CPU或接收进程在适当的时机自动进行中断处理或完成软中断信号所对应的功能。用“适当的时机”几个字是表示接收软中断信号的进程不一定正好在接收时占有处理机，而相应的处理必须等到该接收进程得到处理机之后才能进行。如果该接收进程是占据处理机的，那么，与中断处理相同，该接收进程在接收到软中断信号后将立即转去执行该软

29、中断信号所对应的功能。软中断的概念主要来源于UNIX系统。在有些系统中，大部分的陷阱是转化为软中断处理的。由于陷阱主要与当前执行进程有关，因此，如果当前执行指令产生陷阱的话，则向当前执行进程自身发出一个软中断信号从而立即进入陷阱处理程序。,9.3.4 中断处理过程,图9.8 中断处理过程,一旦CPU响应中断，转入中断处理程序，系统就开始进行中断处理。中断处理过程如下：首先，CPU检查响应中断的条件是否满足。CPU响应中断的条件是：有来自于中断源的中断请求、CPU允许中断。如果中断响应条件不满足，则中断处理无法进行。如果CPU响应中断，则CPU关中断，使其进入不可再次响应中断的状态。保存被中断进

30、程现场。为了在中断处理结束后能使进程正确地返回到中断点，系统必须保存当前处理机状态字PSW和程序计数器PC等的值。这些值一般保存在特定堆栈或硬件寄存器中。分析中断原因，调用中断处理子程序。在多个中断请求同时发生时，处理优先级最高的中断源发出的中断请求。执行中断处理子程序。对陷阱来说，在有些系统中则是通过陷阱指令向当前执行进程发软中断信号后调用对应的处理子程序执行。退出中断，恢复被中断进程的现场或调度新进程占据处理机。开中断，CPU继续执行。,在系统中，为了处理上的方便，通常都是针对不同的中断源编制有不同的中断处理子程序(陷阱处理子程序)。这些子程序的入口地址(或陷阱指令的入口地址)存放在内存的

31、特定单元中。再者，不同的中断源也对应着不同的处理机状态字PSW。这些不同的PSW被放在相应的内存单元中。存放的PSW与中断处理子程序入口地址一起构成中断向量。显然，根据中断或陷阱的种类，系统可由中断向量表迅速地找到该中断响应的优先级、中断处理子程序(或陷阱指令)的入口地址和对应的PSW。有些系统中只在保存和恢复现场时禁止中断，而在执行中断处理子程序时屏蔽中断。从CPU处理的角度出发来形式化地描述I/O中断处理的控制过程：,I/O interrupt processing control：beginunusable I/Ointerrupt flagsave status of interrup

32、t programif input Devicei Readythen Callinput Devicei Control fiif Output Devicei Readythen Call Output Devicei Control fiif Data Deliver Donethen Call Data Deliver Done Control firestore CPU statusreset I/O interrupt flagendInput Devicei Control：Output Devicei Control：Data Deliver Done Control：,9.4

33、 缓 冲 技 术9.4.1 缓冲的引入虽然中断、DMA和通道控制技术使得系统中设备和设备、设备和CPU等得以并行工作，但是，正如在前面几节所讲述的那样，外围设备和CPU的处理速度不匹配的问题是客观存在的。这限制了和处理机连接的外设台数，且在中断方式时造成数据丢失。从而，外围设备和CPU处理速度不匹配的问题极大地制约了计算机系统性能的进一步提高和限制了系统的应用范围。外围设备与处理机速度不匹配的问题可以采用设置缓冲区(器)的方法解决。在设置了缓冲区之后，计算进程可把数据首先输出到缓冲区，然后继续执行；而打印机则可以从缓冲区取出数据慢慢打印。,再者，从减少中断的次数看，也存在着引入缓冲区的必要性。

34、在中断方式时，如果在I/O控制器中增加一个100个字符缓冲器，则由前面各字对中断方式的描述可知，I/O控制器对处理机的中断次数将降低100倍，即等到能存放100个字符的字符缓冲区装满之后才向处理机发一次中断。这将大大减少处理机的中断处理时间。即使是使用DMA方式或通道方式控制数据传送时，如果不划分专用的内存区或专用缓冲器来存放数据的话，也会因为要求数据的进程所拥有的内存区不够或存放数据的内存始址计算困难等原因而造成某个进程长期占有通道或DMA控制器及设备，从而产生所谓瓶颈问题。因此，为了匹配外设与CPU之间的处理速度，为了减少中断次数和CPU的中断处理时间，同时也是为了解决DMA或通道方式时的

35、瓶颈问题，在设备管理中引入了用来暂存数据的缓冲技术。,根据I/O控制方式，缓冲的实现方法有两种：一种是采用专用硬件缓冲器，例如I/O控制器中的数据缓冲寄存器。另一种方法是在内存画出一个具有n个单元的专用缓冲区，以便存放输入输出的数据。内存缓冲区又称软件缓冲。,9.4.2 缓冲的种类根据系统设置的缓冲器的个数，可把缓冲技术分为单缓冲、双缓冲和多缓冲以及缓冲池几种：单缓冲是在设备和处理机之间设置一个缓冲器。设备和处理机交换数据时，先把被交换数据写入缓冲器，然后，需要数据的设备或处理机从缓冲器取走数据。由于缓冲器属于临界资源，即不允许多个进程同时对一个缓冲器操作，因此，尽管单缓冲能匹配设备和处理机的

36、处理速度，但是，设备和设备之间不能通过单缓冲达到并行操作。解决两台外设、打印机和终端之间的并行操作问题的办法是设置双缓冲。有了两个缓冲器之后，CPU可把输出到打印机的数据放入其中一个缓冲器(区)，让打印机慢慢打印；然后，它又可以从另一个为终端设置的缓冲器(区)中读取所需要的输入数据。,双缓冲只是一种说明设备和设备、CPU和设备并行操作的简单模型，并不能用于实际系统中的并行操作。这是因为计算机系统中的外围设备较多，另外，双缓冲也很难匹配设备和处理机的处理速度。因此，现代计算机系统中一般使用多缓冲或缓冲池结构。多缓冲是把多个缓冲区连接起来组成两部分，一部分专门用于输入，另一部分专门用于输出的缓冲结

37、构。缓冲池则是把多个缓冲区连接起来统一管理，既可用于输入又可用于输出的缓冲结构。无论是多缓冲，还是缓冲池，由于缓冲器是临界资源，在使用缓冲区时都有一个申请、释放和互斥的问题。下面以缓冲池为例，介绍缓冲的管理。,9.4.3 缓冲池的管理1.缓冲池的结构缓冲池由多个缓冲区组成。一个缓冲区由两部分组成：一部分是用来标识该缓冲器和用于管理的缓冲首部，另一部分是用于存放数据的缓冲体。这两部分有一一对应的映射关系。对缓冲池的管理是通过对每一个缓冲器的缓冲首部进行操作实现的。缓冲首部如图9.9所示，它包括设备号、设备上的数据块号(块设备时)、互斥标识位以及缓冲队列连接指针和缓冲器号等。,图9.9 缓冲首部,

38、设备号,数据块号,缓冲器号,互斥标识位,连接指针,系统把各缓冲区按其使用状况连成三种队列，其队列构成如图9.10所示：空白缓冲队列em，其队首指针为F(em)，队尾指针为L(em)；装满输入数据的输入缓冲队列in，其队首指针为F(in)，队尾指针为L(in)；装满输出数据的输出缓冲队列out，其队首指针为F(out)，队尾指针为L(out)。,图9.10 缓冲区队列,除了三种缓冲队列之外，系统(或用户进程)从这三种队列中申请和取出缓冲区，并用得到的缓冲区进行存数、取数操作，在存数、取数操作结束后，再将缓冲区放入相应的队列。这些缓冲区被称为工作缓冲区。在缓冲池中，有4种工作缓冲区，即：用于收容设

39、备输入数据的收容输入缓冲区hin；用于提取设备输入数据的提取输入缓冲区sin；用于收容CPU输出数据的收容输出缓冲区hout；用于提取CPU输出数据的提取输出缓冲区sout。如图9.11所示。,图9.11缓冲池的工作缓冲区,2.缓冲池管理对缓冲池的管理由如下几个操作组成：从三种缓冲区队列中按一定的选取规则取出一个缓冲区的过程take_buf(type)；把缓冲区按一定的选取规则插入相应的缓冲区队列的过程add_buf(type，number)；供进程申请缓冲区用的过程get_buf(type，number)；供进程将缓冲区放入相应缓冲区队列的过程put_buf(type，work_buf)。其

40、中，参数type表示缓冲队列类型，number为缓冲区号，而work_buf则表示工作缓冲区类型。,缓冲池的工作过程可描述如下：首先，输入进程调用get_buf(em，number)过程从空白缓冲区队列中取出一个缓冲号为number的空白缓冲区，将其作为收容输入缓冲区hin，当hin中装满了由输入设备输入的数据之后，系统调用过程put_buf(in，hin)将该缓冲区插入输入缓冲区队列in中。当进程需要输出数据时，输出进程经过缓冲管理程序调用过程get_buf(em，number)从空白缓冲区队列中取出一个空白缓冲区number作为收容输出缓冲区hout，待hout中装满输出数据之后，系统再调

41、用过程put_buf(out，hout)将该缓冲区插入输出缓冲区队列out。对缓冲区的输入数据和输出数据的提取也是由过程get_buf和put_buf实现的。get_buf(out，number)从输出缓冲队列中取出装满输出数据的缓冲区number，将其作为sout。当sout中数据输出完毕时，系统调用过程put_buf(em，sout)将该缓冲区插入空白缓冲队列。而get_buf(in，number)则从输入缓冲队列中取出一个装满输入数据的缓冲区number作为输入缓冲区sin，当CPU从中提取完所需数据之后，系统调用过程put_buf(em，sin)将该缓冲区释放和插入空白缓冲队列em中。

42、,显然，对于各缓冲队列中缓冲区的排列以及每次取出和插入缓冲队列区的顺序都应有一定的规则。最简单的方法是FIFO，即先进先出的排列方法。采用FIFO方法，过程put_buf每次把缓冲区插入相应缓冲队列的队尾，而过程get_buf则取出相应缓冲队列的第一个缓冲区，从而get_buf中的第二个参数number可以省略。而且，采用FIFO方法也省略了对缓冲队列的搜索时间。过程add_buf(type，number)和take_buf(type，number)分别用来把缓冲区number插入type队列和从type队列中取出缓冲区number。它们分别被过程get_buf和put_buf调用，其中，ta

43、ke_buf返回所取缓冲区number的指针，而add_buf则将给定缓冲区number的指针链入队列。get_buf和put_buf的描述如下：设互斥信号量S(type)，其初值为1。设描述资源数目的信号量RS(type)，其初值为n(n为type队列长度)。,get_buf(type，number)：beginP(RS(type)P(S(type)Pointer of buffer(number)=take_buf(type，number)V(S(type)endput_buf(type，number)：beginP(S(type)add_buf(type，number)V(S(type)

44、V(RS(type)end,9.5 设 备 分 配9.5.1 设备分配用数据结构1.设备控制表DCT(Device Control Table)设备控制表DCT反映设备的特性、设备和I/O控制器的连接情况。包括设备标识、使用状态和等待使用该设备的进程队列等。系统中每个设备都必须有一张DCT，且在系统中生成时或在该设备和系统连接时创建，但表中的内容则根据系统执行情况而被动态地修改。DCT包括以下内容：设备标识符，设备标识符用来区别设备。设备类型，反映设备的特性，例如终端设备、块设备或字符设备等。设备地址或设备号，每个设备都有相应的地址或设备号。地址既可以是和内存统一编址的，也可以是单独编址的。设

45、备状态，指设备是处理工作还是空闲中。等待队列指针，等待使用该设备的进程组成等待队列，其队首和队尾指针存放在DCT中。I/O控制器指针，该指针指向该设备相连接的I/O控制器。,2.系统设备表SDT(System Device Table)系统设备表SDT整个系统一张，它记录已被连接到系统中的所有物理设备的情况，并为每个物理设备设一表项。SDT的每个表项包括的内容有：DCT指针，该指针指向有关设备的设备控制表。正在使用设备的进程标识。设备类型和设备标识符，该项的意义与DCT中的相同。SDT的主要意义在于反映系统中设备资源的状态，即系统中有多少设备，有多少是空闲的，而又有多少已分配给了哪些进程。3.

46、控制器表COCT(COntroler Control Table)COCT是每个控制器一张，反映I/O控制器的使用状态以及和通道的连接情况等。4.通道控制表CHCT(CHannel Control Table)该表只在通道控制方式的系统中存在，每个通道一张。CHCT包括通道标识符、通道忙/闲标识、等待获得该通道的进程等待队列的队首指针与队尾指针等。,图9.12 数据结构表一个进程只有获得了通道、控制器和所需设备三者之后，才具备了进行I/O操作的物理条件。,9.5.2 设备分配的原则1.设备分配原则设备分配的原则是根据设备特性、用户要求和系统配置情况决定的。设备分配的总原则是既要充分发挥设备的使

47、用效率，尽可能的让设备忙，但又要避免由于不合理的分配方法造成进程死锁；另外还要做到把用户程序和具体物理设备隔离开来，即用户程序面对的是逻辑设备，而分配程序将在系统把逻辑设备转换成物理设备之后，再根据要求的物理设备号进行分配如图9.13所示。,图9.13 设备分配流程图,设备分配方式有两种，即静态分配和动态分配。静态分配方式是在用户作业开始执行之前，由系统一次分配该作业所要求的全部设备、控制器和通道。一旦分配之后，这些设备、控制器和通道就一直为该作业所占用，直到该作业被撤消。静态分配方式不会出现死锁，但设备的使用效率低。因此，静态分配方式并不符合设备分配的总原则。动态分配在进程执行过程中根据执行

48、需要进行。当进程需要设备时，通过系统调用命令向系统提出设备请求，由系统按照事先规定的策略给进程分配所需要的设备、I/O控制器和通道，一旦用完之后，便立即释放。动态分配方式有利于提高设备的利用率，但如果分配算法使用不当，则有可能造成进程死锁。,2.设备分配策略与进程调度相似，动态设备分配也是基于一定的分配策略的。常用的分配策略有先请求先分配、优先级高者先分配策略等。先请求先分配:当有多个进程对某一设备提出I/O请求时，或者是在同一设备上进行多次I/O操作时，系统按提出I/O请求的先后顺序，将进程发出的I/O请求命令排成队列，其队首指向被请求设备的DCT。当该设备空闲时，系统从该设备的请求队列的队

49、首取下一个I/O请求消息，将设备分配给发出这个请求消息的进程。优先级高者先分配:优先级高者指发出I/O请求命令的进程。这种策略和进程调度的优先数法是一致的，即进程的优先级高，它的I/O请求也优先予以满足。对于相同优先级的进程来说，则按先请求先分配策略分配。因此，优先级高者先分配策略把请求某设备的I/O请求命令按进程的优先级组成队列，从而保证在该设备空闲时，系统能从I/O请求队列队首取下一个具有最高优先级进程发来的I/O请求命令，并将设备分配给发出该命令的进程。,9.5.3 设备分配算法根据设备分配策略和原则，使用系统提供的SDT、DCT、COCT及CHCT等数据结构，当某个进程提出I/O设备请

50、求之后，就可按上图9.13所示流程进行设备分配。,9.6I/O进程控制9.6.1I/O控制的引入从用户进程的输入输出请求开始，给用户进程分配设备和启动有关设备进行I/O操作，以及在I/O操作完成之后响应中断，进行善后处理为止的整个系统控制过程称为I/O控制。9.6.2I/O控制的功能I/O控制过程首先收集和分析调用I/O控制过程的原因：是外设来的中断请求？还是进程来的I/O请求？然后，根据不同的请求，分别调用不同的程序模块进行处理。I/O控制的功能如图9.14所示。,图9.14 I/O控制的功能,图9.14中各子模块的功能可简单地说明如下：I/O请求处理是用户进程和设备管理程序接口的一部分，它