电工学电子技术基础 第7章 习题解答.docx

《电工学电子技术基础 第7章 习题解答.docx》由会员分享，可在线阅读，更多相关《电工学电子技术基础 第7章 习题解答.docx（23页珍藏版）》请在三一办公上搜索。

1、电工学电子技术基础 第7章 习题解答第7章 触发器和时序逻辑电路 7.1 如图所示的基本RS触发器的电路图以及RD和SD的工作波形如图7.1所示，试画出Q端的输出波形。 SD&G1QRD&RDG2QSD(a)(b)图7.1 习题7.1的图 解： RDSDQ7.2 同步RS触发器电路中，CP，R,S的波形如图7.2所示，试画出Q端对应的波形，设触发器的初始状态为0。 S&G3&QG1CPCP&SG4RG2QR(a)(b)图7.2 习题7.2的图 解： 第7章 触发器与时序逻辑电路 CPSRQ7.3 图7.3所示的主从结构的RS触发器各输入端的波形如图所示。SD=1，试画出Q、Q端对应的波形，设触

2、发器的初始状态为0 SDSSCP1SC11RRQRDSCPRRDQR(a)(b)图7.3 习题7.3的图 解： CPRDSRQ7.4 试分析如图所示电路的逻辑功能。 1JCP1C1Q1KQ图 7. 4习题7. 4的图 解： 第7章 触发器与时序逻辑电路 J=QK=1Qn+1=JQ+KQ=Q所以构成T触发器，具有计数功能。 7. 5 设JK触发器的初始状态为0，画出输出端Q在时钟脉冲作用下的波形图。 1CP1JC1QCP1KQ图7.5习题7. 5的图 解： JK触发器J、K端均接1时，计数。 CPQ7.6 在图7.6所示的信号激励下，画出主从型边沿JK触发器的Q端波形，设触发器的初始态为0。 S

3、DJS1JQCPCPKC11KRQJKRD(a)(b)图7.6 习题7.6的图 解： CPJKQ7.7 一种特殊的同步RS触发器如图7.7所示，试分析其逻辑功能。 第7章 触发器与时序逻辑电路 S&QCP&QR图7.7 习题7.7的图 解：CP为0时，保持；CP为1时，R=S=0，则保持，R=S=1时置0，当R=0，S=1时，置1，当R=1，S=0时，置0。 7.8如图所示的D触发器的逻辑电路和波形图如图所示，试画出输出端Q的波形图，设触发器的初始态为0。 CPD1DQDCPC1Q图7. 8习题7. 8的图 解： CPD7.9 图7.9所示的边沿T触发器，T和CP的输入波形如图7.9所示，画出

4、触发器输出端Q和Q的波形，设触发器的初始状态为0。 Q第7章 触发器与时序逻辑电路 QQCP1TC1TTCP(a)图7.9 习题7.9的图 (b)解： T=1时计数，T=0的时候保持。 CPTQQ7.10 试将RS触发器分别转换为D触发器和JK触发器。 解： RS触发器的电路方程，Qn+1=SD+RDQn；JK触发器的特性方程为Qn+1=JQn+KQn。因为RS不能同时为1，不能满足J=K=1的条件，所以变换JK的特性方程为Qn+1=JQn+KQnQn。所以有S=JQn，JCPK&SC1QR=KQn 再将上述的JK触发器转换成D触发器。 &RQJ1&SC1QCPK&RQ7.11触发器的状态如图

5、所示，设初始状态为0，请画出输出Q的波形。 AB&1DC1QCPACPQB第7章 触发器与时序逻辑电路 图7.10 习题7.11的图 解： CPABQ7.12 D触发器组成的电路与A、B端的波形如图7.11所示，请画出Q的波形图。设触发器的初始状态为1。 SDA&1DC1QCPAQ1BRDB 图7.11 习题7.12的图 解： B低电平时无条件直接置0,高电平时，触发器正常工作。 CPABQ7.13 画出图7.12所示两个触发器的输出端Q端的波形。 CP1DCPC1QQ(1)ACP11JC1QCPA1K(2)Q图7.12 习题7.13的图 解：连成T触发器，计数。 第7章 触发器与时序逻辑电路

6、 CPQ连成D触发器，波形图如下 CPAQ7.14 由D触发器组成的电路如7.13所示，分析电路的逻辑功能。 1DQ1DQ1DQ1DQC1QC1QC1QC1QFF0FF1FF2FF3图7.13 习题7.14的图 解：异步时序电路，D触发器经反馈连接成T触发器，实现计数，是异步十六进制加法计数器。 7.15将D触发器转换成T触发器，则如图7.14所示的虚线中应该采用什么门电路。 T1DQC1Q图7.14 习题7.15的图 解：首先分析T触发器的逻辑功能，可知，在CP=0时，触发器保持原态，在CP=1时，触发器的状态由T决定，T=1时，翻转计数，T=0时，保持。其特征方程为 Qn+1=TQn+TQ

7、n 而Q触发器的特征方程为 Qn+1=D 可得，D=TQn+TQn，即可用异或门。即虚线中加入异或门即可。7.16 在图7.15所示的逻辑图中，试画出Q1和Q2端的波形，如果时钟脉冲的频率是第7章 触发器与时序逻辑电路 6000Hz，则Q1和Q2波形的频率各为多少。设初始状态为0。 1DQ1DQCPC1Q1C1Q2图7.15 习题7.16的图 解：D触发器连接成T触发器，计数。因此Q1和Q2的输出分别为二分频和四分频。Q1和Q2端的波形如下图所示： CPQ1Q2因此Q1的频率是3000Hz，Q2的频率是1500Hz。 7.17 分析图7.16所示的逻辑图，并根据所示的CP和T的波形，画出Q1和

8、Q2输出端的波形，假设两个触发器的初始状态均为0。 Q1Q2CPTCP1T1KC1C1T1J(a)(b) 图7.16 习题7.17的图 解： Q1的为T触发器的输出，T=1时计数，T=0的时候保持。Q2为JK触发器的输出，J=1，K=Q1，画出波形图。 CPTQ1Q27.18 试从如图7.17所示的电路中根据时钟脉冲CP画出Y1和Y2二个输出端的波形，第7章 触发器与时序逻辑电路 设触发器的初始状态为0。 Y1CP1JQ&Y2CPC11KQ 图7.17 习题7.18的图 解：J=Qn，K=Qn。从图中可知，Y1=Qn，Y2=CPQn，画出波形图 CPY1Y27.19 试用3个D触发器组成3位移

9、位寄存器。 解： Q2Q1Q01DFF21DFF11DFF0DQC1QC1QC1RD态转换图，并分析计数器的进制。 CP7.20 已知计数器的输出端Q2、Q1、Q0的输出波形如图7.18 所示，画出其对应的状CPQ2Q1Q0图7. 18 习题7.20的图 第7章 触发器与时序逻辑电路 解：状态转移图000001010011100000001.所以进制为5进制。 7.21 分析图7.19所示的电路，画出电路的状态图，说明该电路的计数模值。 &Q3Q2Q1Q0EP74LS163ETA0CPRDLDA3A2A11图7.19 习题7.21的图 解：出现1011时，立刻清零，同步清零的时候，1011包含

10、在状态表中，因此状态转移图为 000000010010001101000101011001111000100110101011 计数模数为12 7.22 有74LS290计数器构成的电路图如图7.20所示，分析其功能，并画出其状态转移图。 S91S9274LS290(2)R01CP1CP0Q3Q2Q1Q0S91S9274LS290(1)R01CP1CP0Q3Q2Q1Q0&R02&R02图7.20 习题7.22的图 解：芯片1为个位，芯片2为十位。当出现00100100时，强制清零。00100100的状态不出现。进制为24位 7.23 试用74LS161型同步二进制计数器连接成十四进制计数器，要

11、求采用清零法，并画出其状态转移表。 第7章 触发器与时序逻辑电路 解:十四进制要求，出现1110时强制清零，并且1110的状态不出现。状态转移图为0000000100100011010001010110011110001001101010111100 1101 &Q3Q2Q1Q0EP74LS161ETA0CP1RDLDA3A2A11画出其状态转移表 7.24 试用74LS161型同步二进制计数器连接成十四进制计数器，要求采用置数法，并解：74LS161是具有同步预置端的集成计数器，预置数为0001，改接成14进制，首先画出其状态转移关系。 000100100011010001010110011

12、1100010011010101111001101 1110 &Q3Q2Q1Q0EPETA0CP74LS1611RDLDA3A2A11000114进制要求出现1110后，即刻置数，从0001开始循环 7.25 采用直接置“0”法将74LS290型计数器改接成六进制计数器 解：出现0110，强制清零，0110的状态不出现。 &R01R0274LS290CP1CP0CPQ3Q2Q1Q07.26 如图7.21所示的多谐振荡器中，设R1=10kW，R2=50kW，C=10mF，求其输出信号的频率。 第7章 触发器与时序逻辑电路 +UccR15R26270.01uFC13uo84图7.21 习题7.26的图 f=解：11.43=T(R1+2R2)C=1.3Hz