用Verilog写LCD1.docx

《用Verilog写LCD1.docx》由会员分享，可在线阅读，更多相关《用Verilog写LCD1.docx（6页珍藏版）》请在三一办公上搜索。

1、用Verilog写LCD1 最近用FPGA写了个LCD1602的程序，小有成就啊，分享一下。 在网上，很难找到关于FPGA用1602显示的程序，因为大家都认为，FPGA来做液晶显示，是一件很麻烦的事，不过对我这个初学者来说，用数码管不能显示字符，用VGA太高档，咱不会用，也没东西。呵呵，就考虑用LCD了。 在网上，你可以找到LCD1602的程序，但是我只看到直接把字符写进液晶的，这个根本不实用，平时要用的都是把获得的数据在液晶上显示，而我们FPGA得到的数据只是二进制数，那么我们就得想办法，把二进制数转化为字我们要的字符才行。为此用到了单片机里转换的算法，即除以10的n次方，求余或取整。废话不

2、多说见程序。 说明：我这是一个用于频率计显示的程序，频率值有32位，小数1位，也就是精度是0.1HZ ， 最后一个块里，有两个写状态，一个是显示频率的，另一个是显示幅度的，我的本意是做一个FFT的显示，幅度的显示，先就放在那了，没有作用，不过这也是个双行的显示了，不要的可以删掉，要的，只要修改一下就好了。频率显示已经做好的，没有问题。修改的时候一定要注意状态的调整。 module LCD1602( clk, rst_n , rs, rw, en, dat ); input clk; input rst_n ; output rs,rw,en; output 7:0 dat; reg rs,rw

3、; wire en; wire 31:0 fre_data ; /频率值 wire 9:0 fre3:0 ; wire 7:0 fre_unit ; /频率的单位 reg 7:0 dat; reg 3:0 counter; reg 1:0 state; reg 15:0 count; reg clkr; parameter init=2d0, write_data_1=2d1 , write_data_2=2d2 ; assign en = clkr; assign fre_data = 32d123_9 ; reg 9:0 data_flag ; reg 1:0 flag ; reg 7:0

4、 chara3:0 ; /-分解频率值，MHz，KHz，Hz- assign fre3 = fre_data / 10000000 ; /MHz的位数 assign fre2 = (fre_data % 10000000) / 10000 ; /KHz的位数 assign fre1 = (fre_data % 10000) /10 ; /Hz的位数 assign fre0 = fre_data % 10 ; /0.1Hz的位数 assign fre_unit = (fre3 0) ? M : (fre2 0) ? K : ) ; /上面一句是判断频率级别，给定单位 /-获取字符串，在液晶上显示

5、- always (posedge clk , negedge rst_n) if(!rst_n) begin data_flag = 4b0 ; flag 0 ) /MHz分解 begin flag = flag + 2d1 ; if( flag = 2d1 ) data_flag = fre3 / 100 ; if( flag = 2d2 ) data_flag =( fre3 % 100 )/10 ; if( flag = 2d3 ) data_flag = fre3 % 10 ; if( flag = 2d0 ) data_flag = fre2 / 100 ; end else if

6、( fre2 0 ) /KHz分解 begin flag = flag + 2d1 ; if( flag = 2d1 ) data_flag = fre2 / 100 ; if( flag = 2d2 ) data_flag =( fre2 % 100 )/10 ; if( flag = 2d3 ) data_flag = fre2 % 10 ; if( flag = 2d0 ) data_flag = fre1 / 100 ; end else /Hz分解 begin flag = flag + 2d1 ; if( flag = 2d1 ) data_flag = fre1 / 100 ;

7、if( flag = 2d2 ) data_flag =( fre1 % 100 )/10 ; if( flag = 2d3 ) data_flag = fre1 % 10 ; if( flag = 2d0 ) data_flag = fre0 ; end end always (posedge clk ) /获取字符 begin case(data_flag) 4d0 : charaflag = 0 ; 4d1 : charaflag = 1 ; 4d2 : charaflag = 2 ; 4d3 : charaflag = 3 ; 4d4 : charaflag = 4 ; 4d5 : c

8、haraflag = 5 ; 4d6 : charaflag = 6 ; 4d7 : charaflag = 7 ; 4d8 : charaflag = 8 ; 4d9 : charaflag = 9 ; endcase end /-液晶读写时钟- always (posedge clk) begin count=count+16d1; if(count=16h000f) clkr=clkr; end /-液晶初始化 及写数据- always (posedge clkr) begin case(state) init: /LCD1602初始化 begin rs=0;rw=0; counter=

9、counter+4d1; case(counter) 1:dat=8h38; /显示模式设置 2:dat=8h08; /光标设计，08代表关闭光标 3:dat=8h01; /显示清屏 4:dat=8h06; /显示光标移动设置 5:dat=8h0c; /显示开及光标设置 6: begin dat=8h80; /写光标地址 state=write_data_1; counter=4d0; end default: counter=4d0; endcase end write_data_1: /写数据 begin rs=1; case(counter) 0:dat=f; 1:dat=r; 2:da

10、t=e; 3:dat=:; 4:dat= ; 5:dat=chara1; 6:dat=chara2; 7:dat=chara3; 8:dat=.; 9:dat=chara0; 10:dat=fre_unit; 11:dat=H; 12:dat=z; 13:dat= ; 14: begin rs=0; dat=8hc0; end default: counter=0; endcase if(counter=14) begin counter=0; state=write_data_2; end else counter=counter+4d1; end write_data_2: /写数据 be

11、gin rs=1; case(counter) 0:dat=a; 1:dat=m; 2:dat=p; 3:dat=:; 4:dat= ; 5:dat=chara1; 6:dat=chara2; 7:dat=chara3; 8:dat=m; 9:dat=V; 10:dat= ; 11:dat= ; 12: begin rs=0; dat=8h80; end default: counter=0; endcase if(counter=12) begin counter=0; state=write_data_1; end else counter=counter+4d1; end default: state=init; endcase end endmodule