燕山大学EDA课程设计数字跑表 .docx
《燕山大学EDA课程设计数字跑表 .docx》由会员分享,可在线阅读,更多相关《燕山大学EDA课程设计数字跑表 .docx(5页珍藏版)》请在三一办公上搜索。
1、燕山大学EDA课程设计数字跑表 一、设计题目及要求 设计题目:数字跑表 要求:1 具有暂停,启动功能; 2 具有重新开始功能; 3 用六个数码管分别显示百分秒,秒和分钟。 二、设计过程及内容 总体设计: 第一,对于要实现的暂停、启动和重新开始功能,需要有一个控制模块完成相关控制。第二由题意可知需要一个分频模块,将实验箱提供的频率转换为100HZ即数字跑表百分秒的频率。第三是计时模块,完成跑表的百分秒、秒和分钟的计时功能。第四由于实验箱提供的数码显示是扫描显示,这就需要一个选时模块。第五部分则是显示模块。 详细设计过程: 根据要求,将设计分成五个模块: 1、控制模块:使跑表具有启动、暂停及重新开
2、始的功能; 2、分频模块:将实验箱所提供的频率转换为设计题目所需要的100HZ的时钟脉冲; 3、计时模块:进行百分秒、秒、分的计时,并且将当前时间输出给选时模块; 4、选时模块:从计时器得到当前时间输出给显示模块; 5、显示模块:通过数码管显示时间。 总图如下: 仿真波形: 第一个模块:控制模块 控制模块主要运用了两个D触发器,输入到触发器的时钟信号CLK1频率为1.456kHz,对电路起到了防抖的功能。 START/STOP为启动暂停按钮,当跑表为START状态时CLK端为高电平,Q为1,时钟信号输出,当跑表为STOP状态时CLK端为低电平,Q为0,时钟信号不输出,从而实现开始和暂停的功能。
3、与门可控制时钟信号是否被输出到下一级。 RESET端为全局清零按钮,接到控制模块和计时模块的清零端,负责将计数器清零。当RESET为低电平时,控制模块和总计数器模块清零,2 跑表重新开始工作。 电路图如下: 仿真波形: 第二个模块:分频模块 为了将实验箱提供的1465HZ转换成实验需要的100HZ,我将74161接成15进制计数器,实现分频的功能,转换为100HZ的近似时钟信号。然后将输出的时钟接入到计时模块。 电路图如下: 3 仿真波形: 第三个模块:计时模块 计时模块由一个100进制计数器和两个60进制计数器构成,从而实现百分秒向秒、秒向分的计数功能需求。100进制计数器和60进制计数器均
4、采用两个74160,100进制采用并行进位方式,60进制采用整体置数方式。从100进制计数器和60进制计数器这三个输出端分别接出八个端口,将当前时间代码输送给选时模块,以实现时间的选择和显示。(百分秒个位:H0A,H0B,H0C,H0D;百分秒十位:H1A,H1B,H1C,H1D;秒个位:S0A,S0B,S0C,S0D;秒十位:S1A,S1B,S1C,S1D;分个位:M0A,M0B,M0C,M0D;分十位:M1A,M1B,M1C,M1D.) 电路图如下: 4 仿真波形: 100进制计数器: 5 仿真波形: 60进制计数器: 仿真波形: 第四个模块:选时模块 选时模块由四个八选一数据选择器74L
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 燕山大学EDA课程设计数字跑表 燕山 大学 EDA 课程设计 数字 跑表
链接地址:https://www.31ppt.com/p-3642382.html