数字逻辑自测 .docx

《数字逻辑自测 .docx》由会员分享，可在线阅读，更多相关《数字逻辑自测 .docx（6页珍藏版）》请在三一办公上搜索。

1、数字逻辑自测 专科试卷 一、 选择题 1.Gray码的特点是相邻码组中有_位码相异。 A三位 B.两位 C.一位 D.四位 2.函数F(ABCD)=m(1,3,4,6,8,10)，它的卡诺图如图1-1所示。函数的最简与或表达式 F=_。 A. F=ABD+ABD+ABD B. F=ABC+ACD+ABD C. F=ABC+ABD+ACD D. F=ABD+ABD+ABD AB CD 00 00 01 11 10 1 1 1 1 01 1 11 10 1 图1-1 3.比较两个两位二进制数A=A1A0和B=B1B0，当AB时输出F=1，则F的表达式是_。 _F=A1A0+B1+B0A. F=A1

2、B1B. _C.F=A1B1+A1B1A0B0 D. F=A1B1+A0+B04.十六路数据分配器，其数据输入端有_。个。 A. 1 B. 2 C. 4 D.16 5. 3:8线译码器(74LS138)的惟一输出有效电平是_电平. A. 高 B.低 C.三态 D.任意 6.组合逻辑电路消除竞争冒险的方法中，错误的是_。 A.修改逻辑设计 B.在输出端接入滤波电容 C.后级加缓冲电路 D.屏蔽输入信号的尖峰干扰 7.n个触发器构成的计数器中，最多有_个有效状态。 A.n B.2n C.2n-1 D. 2-2 n8.下列电路中，不属于时序逻辑电路的是_。 A计数器 B触发器 C寄存器 D译码器 9

3、.JK触发器在CP脉冲作用下，欲使Qn+1=Q，则输入信号应为_。 nAJ=K=1 BJ=Q，K=Q CJ=Q，K=Q DJ=Q，K=1 10.使用2564位EPROM芯片构成4K32位存储器，共需EPROM芯片_片。 A.64 B.32 C.48 D.16 11. FPGA采用逻辑单元阵列结构，由三个基本模块阵列组成_是系统的核心。 A. 可组态逻辑块 B. 通用逻辑块 C. 可编程互连连线 D. 可编程互连连线 12.下列器件中，_是现场片。 A触发器 B计数器 CEPROM D加法器 13.用PLA进行逻辑设计时，应将逻辑函数表达式变换成_。 A.异或表达式 B.与非表达式 C.最简“与

4、或”表达式 D.标准“或与”表达式 14.微程序控制方法中，控制存储器一般用_来实现。 ARAM BEPROM CE2PROM DEAROM 15.ISP技术的特点是_。 A必须用编程器 B不可反复编程 C成为产品后不可再改变 D系统在线工作过程中可以编程 二、 填空题 1.二进制系统的两个数字1和0是一个开关量，它们的电平称为_电平。 2.十进制数 128 的二进制数是_。 3.异或运算的布尔代数和VHDL表示分别为_和_。 4.SSI是_电路。 5.DMUX称为_，它是一种单路输入多路输出的标准化逻辑构件。 6.计数器中有效状态的数目称为计数器的_。 7.E2PROM出厂时存储内容为_状态

5、。 8.FPGA是一种_密度的可编程逻辑器件。 9.小型控制器的逻辑结构由计数器，_和_三部分组成。 三、 组合逻辑分析 已知组合电路如图1所示，标出各级门逻辑函数表达式，画出简化的逻辑电路图。 ABCDEF图1 X四、 时序逻辑设计 用D触发器设计同步五进制计数器。已知状态转换过程的编码是000100011010001000。要求: (1)列出状态转移表； (2)写出状态方程； (3)写出激励方程； (4)画出允许自启动的状态转移图。 五、 硬件描述语言设计 用VHDL设计一个4位双向移位寄存器。 六、 小型控制器设计 某数字系统，它的ASM图如图2所示，设计多路选择器型控制器电路。 列出状态转移真值表 写出多路选择器MUX的输入表达式 画出控制电路图 0 d 1 x 0 c x 1 Z=1 a 0 b 0 x 1 Z=1 x 1 Z=1