数字时钟数电课程设计.docx
《数字时钟数电课程设计.docx》由会员分享,可在线阅读,更多相关《数字时钟数电课程设计.docx(10页珍藏版)》请在三一办公上搜索。
1、数字时钟数电课程设计数电课程设计报告 目 录 第一章 数字钟设计原理及组成框图3 1.1 工作原理 3 1.2 设计要点4 1.3 组成框图4 第二章 数字时钟单元电路设计4 2.1 振荡器电路4 2.2 计数器6 2.3 译码显示7 2.4 时分秒计时电路的设计8 2.5 手动校时9 第三章 总电路设计图9 第四章 硬件安装与调试11 4.1 硬件各部分的测试11 4.2 硬件安装11 第五章 心得与体会12 第六章 附录13 第一章 数字钟设计原理及组成框图 1.1工作原理 数字电子钟实际上是一个对标准频率进行计数的计数电路。由于计数的起始时间不可能与标准时间一致,故需要在电路上加一个校时
2、电路,同时标准的1HZ时间信号必须做到 准确稳定。通常使用振荡器电路构成数字钟。 数字电子钟是一个将“ 时”,“分”,“秒”显示于人的视觉器官的计时装臵。它的计时周期为24小时,显示满刻度为23时59分59秒,另外应有校时功能和报时等附加功能。因此,一个基本的数字钟电路主要由译码显示器、“时”,“分”,“秒”计数器,校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用振荡器加分频器来实现。将标准秒信号送入“秒计数器”,“秒计数器”采用60进制计数器,每累计6
3、0秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60分钟,发出一个“时脉冲”信号,该信号将被送到“时计数器”。“时计数器”采用24进制计时器,可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码,通过七位LED七段显示器显示出来。校时电路时用来对“时”、“分”、 2 “秒”显示数字进行校对调整的显示数字进行校对调整的。 1.2 设计要点 设计一个精确的秒脉冲信号产生电路 设计60进制、24进制计数器 设计译码显示电路 设计操作方面的校时电路 1.3 组成框图 时显示器 时译码器 时计数器
4、分显示器 分译码器 分计数器 秒显示器 秒译码器 秒计数器 振荡器 表一 组成框图 第二章 数字时钟单元电路设计 2.1 振荡器电路 振荡器是数字钟的核心,它的作用是产生一个频率标准时间频率信号,然后再由分频器分秒脉冲,因此,振荡器频率的精度与稳定度基本决 3 定了数字电子钟的质量。振荡器的稳定度及频率的精确度解决了数字钟计时的准确程度,通常选用石英晶体构成振荡器。一般来说,振荡器的频率 越高,计时精度越高。这里采用的是555定时器与RC组成的多谐振荡 器。下表为555功能表: 输入 Rd 0 1 1 1 1 V11 X 2/3Vcc 2/3Vcc 2/3Vcc 图一555管脚排 输出 V12
5、 X 1/3Vcc 1/3Vcc 1/3Vcc 1/3Vcc Vo 低 低 不变 高 高 Td状态 导通 导通 不变 截止 截止 8 R1 7 R2 6 2 C 555 1uC 4 图二 秒脉冲产生电路 f=1 / (tPL+tPH)1.43 / (R1+2 R2) C由于555内部的比较器灵敏度较高, 而且采用差分电路形式,它的振荡频率受电压和温度 变化的影响很小。当 要产生1S的脉冲时,只要组合R1、R2和C的值使tPH为1S就行了。 通过计算R1、R2为1M,C为0.47uf。 2.2 计数器 有了时间标准“秒”信号后,就可以根据设 计要求设定时、分、秒计数器:分和秒计数器都采用60进制
6、计数器,时采用24进制的计数器,都可采用74LS160来实现。74LS160是十进制同步加法计数器。 74LS160逻辑功能 CP 1 1 1 1 0 1 0 保持 保持 0 1 0 臵零 预臵数 EP ET 工作状态 5 1 1 1 1 计数 由逻辑图与功能表知,在74LS160中LD为预臵数控制端,D0-D3为数据输入端,C为进位输出端,RD为异步臵零端,Q0-Q3位数据输出端,EP和ET为工作状态控制端。 当RC=0时所有触发器将同时被臵零,而且臵零操作不受其他输入端状态的影响。当RC=1、LD=0时,电路工作在预臵数状态。这时门G16-G19的输出始终是1,所以FF0-FF1输入端J、
7、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、ET=1时,由于这时门G16-G19的输出均为0,亦即FF0-FF3均处在J=K=0的状态,所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态,计数器的状态也保持不变,但这时进位输出C等于0。当RC=LD=EP=ET=1时,电路工作在计数状态。从电路的0000状态开始连续输入16个计数脉冲时,电路将从1111的状态返回0000的状态,C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。 2.3译码显示 译码显示电路是将数字电子钟的计时状态直观清晰的反应出来,被人们的视
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字 时钟 课程设计
链接地址:https://www.31ppt.com/p-3558977.html