实验一七段数码显示译码器.docx
《实验一七段数码显示译码器.docx》由会员分享,可在线阅读,更多相关《实验一七段数码显示译码器.docx(4页珍藏版)》请在三一办公上搜索。
1、实验一 七段数码显示译码器电子设计自动化实验报告 学号: 姓名 实验一 七段数码显示译码器 一、 实验目的 1. 学会的破解quartusII方法并破解机房电脑。 2. 掌握七段数码管显示的工作原理并能够用verilog语言编程。 3. 初步了解quartusII建立程序编译、仿真及下载的操作流程并学会七段数码显示译码器的Verilog硬件设计。 二、 实验原理 7段数码管是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能做十进制BCD译码,然而数字系统中的处理和运算都是二进制,所以输出表达都是十六进制的,为了满足十六进制数的译码显示,最方便的方法就是利用译码程序在FPGA/C
2、PLD中来实现。本实验中的7段译码管输出信号LED7S的7位分别接数码管的7个段,高位在左,低位在右 三、 实验内容 1、实现BCD/七段显示译码器的“ Verilog ”语言设计。 说明:7段显示译码器的输入为:IN0IN3共4根, 7段译码器的逻辑表,同学自行设计,要求实现功能为:输入“ 015 ”输出“ 09F ”,输出结果应在数码管上显示出来。 2、使用工具为译码器建立一个元件符号 3、设计仿真文件,进行验证。 4、编程下载并在实验箱上进行验证。 四、 实验步骤 1. 2. 3. 4. 第一步 破解quartusII 在安装目录找到本机中关于quartusII的证书文件 运行未破解的q
3、uartusII,在路径下的倒数第三行中找到本机网卡号并复制; 以记事本方式打开证书文件,在编辑替换中将证书文件中host id后面的号码替换为上一步复制的内容,保存退出; 在quartusII中打开中找到证书所在路径并打开单击ok即完成破解。 证书所在目录 license setup选项 电子设计自动化实验报告 学号: 姓名 找到本机网卡号 替换证书中HOST ID为本机网卡号 破解成功 第二步 进行七段数码管显示的实验 1. 新建Verilog工程项目,编写代码并保存至与模块名对应的项目文件夹。 2. 编译程序,编译无误后,在里面选择RTL视,观察电路结构。 3. 新建波形文件进行仿真。保
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 实验一 七段数码显示译码器 实验 数码 显示 译码器
链接地址:https://www.31ppt.com/p-3436000.html