在FPGA中实现奇数分频.docx
《在FPGA中实现奇数分频.docx》由会员分享,可在线阅读,更多相关《在FPGA中实现奇数分频.docx(3页珍藏版)》请在三一办公上搜索。
1、在FPGA中实现奇数分频 在FPGA中实现奇数分频 1,设计思想 对于实现占空比为50%的N倍奇数分频,首先进行上升沿触发进行模N计数,计数到某一个值n时输出时钟进行翻转,然后再计数/2次,再次进行翻转得到一个占空比非50%奇数n分频时钟。同理,同时进行下降沿触发的模N计数,等计数到n时,输出时钟进行翻转,同样再计数/2次,输出时钟再次翻转生成占空比非50%的奇数n分频时钟。两个占空比非50%的n分频时钟进行相或运算,即得到占空比为50%的奇数N分频时钟。 2,Verilog代码 module odd_division(clk,rst_,clkA,clkB,clk_even,count1,co
2、unt2); input clk,rst_; output clkA,clkB; output clk_even; output reg3:0 count1,count2; reg clkA,clkB; wire clk_even; parameter N = 5;/the number you want to divid into assign clk_even = clkA | clkB; always (posedge clk or negedge rst_) if(! rst_) begin count1 = 1b0; clkA = 1b0; end else if(count1 (N
3、 - 1) begin count1 = count1 + 1b1; if(count1 (N - 1)/2) clkA =(N-1)/2) clkA= 1 ; end else begin clkA = 0; count1 = 1b0; end always (negedge clk or negedge rst_) if(! rst_) begin count2 = 1b0; clkB = 1b0; end else if(count2 (N - 1) begin count2 = count2 + 1b1; if (count1(N-1)/2) clkB = (N - 1)/2) clkB = 1; end else begin clkB = 0; count2 = 1b0; end endmodule 3,仿真结果 Edited by wushihai QQ群:109935913
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- FPGA 实现 奇数 分频
链接地址:https://www.31ppt.com/p-3379345.html