NOR ,SRAM,SDRAM,NAND结构和容量计算.docx

《NOR ,SRAM,SDRAM,NAND结构和容量计算.docx》由会员分享，可在线阅读，更多相关《NOR ,SRAM,SDRAM,NAND结构和容量计算.docx（18页珍藏版）》请在三一办公上搜索。

1、NOR ,SRAM,SDRAM,NAND结构和容量计算NOR flash，NAND flash，SDRAM结构和容量分析 1.NOR flash结构和容量分析 例如：HY29LV160 。 引脚分别如图： HY29LV160 有20根地址线，16位的数据线。 所以： 容量=220(地址线)X16(数据位数)bit =1MX16bit=1MX2B =2MB 2.SRAM简单介绍 SRAM是英文Static RAM的缩写，它是一种具有静止存取功能的内存，不需要刷新电路即能保存它内部存储的数据。 SRAM不需要刷新电路即能保存它内部存储的数据。而DRAM；另一种是插在卡槽上的COAST扩充用的高速缓

2、存，另外在CMOS芯片1468l8的电路里，它的内部也有较小容量的128字节SRAM，存储我们所设置的配置数据。还有为了加速CPU内部数据的传送，自80486CPU起，在CPU的内部也设计有高速缓存，故在Pentium CPU就有所谓的L1 Cache和L2Cache的名词，一般L1 Cache是内建在CPU的内部，L2 Cache是设计在CPU的外部，但是Pentium Pro把L1和L2 Cache同时设计在CPU的内部，故Pentium Pro的体积较大。最新的Pentium II又把L2 Cache移至CPU内核之外的黑盒子里。SRAM显然速度快，不需要刷新的操作，但是也有另外的缺点，

3、就是价格高，体积大，所以在主板上还不能作为用量较大的主存。 现将它的特点归纳如下： 优点，速度快，不必配合内存刷新电路，可提高整体的工作效率。 缺点，集成度低，功耗较大，相同的容量体积较大，而且价格较高，少量用于关键性系统以提高效率。 SRAM使用的系统： CPU与主存之间的高速缓存。 CPU内部的L1L2或外部的L2高速缓存。 CPU外部扩充用的COAST高速缓存。 CMOS 146818芯片。 主要用途： SRAM主要用于二级高速缓存(Level2 C ache)。它利用晶体管来存储数据。与DRAM相比，SRAM的速度快，但在相同面积中SRAM的容量要比其他类型的内存小。 SRAM SRA

4、M的速度快但昂贵，一般用小容量的SRAM作为更高速CPU和较低速DRAM 之间的缓存.SRAM也有许多种，如AsyncSRAM (Asynchronous SRAM,异步SRAM)、Sync SRAM (Synchronous SRAM,同步SRAM)、PBSRAM (Pipelined Burst SRAM, 流水式突发SRAM)，还有INTEL没有公布细节的CSRAM等。 基本的SRAM的架构如图1所示，SRAM一般可分为五大部分:存储单元阵列(core cells array)，行/列地址译码器(decode)，灵敏放大器(Sense Amplifier)，控制电路(control ci

5、rcuit)，缓冲/驱动电路(FFIO)。 SRAM是静态存储方式，以双稳态电路作为存储单元，SRAM不象DRAM一样需要不断刷新，而且工作速度较快，但由于存储单元器件较多，集成度不太高，功耗也较大。 3.SDRAM 结构和容量分析 l SDRAM基础知识 SDRAM : Synchronous Dynamic Random Access Memory,同步动态随机存取存储器。 同步是指Memory工作需要步时钟，内部的命令的发送与数据的传输都以它为基准。 动态是指存储阵列需要不断的刷新来保证数据不丢失。 随机是指数据不是线性依次存储，而是由指定地址进行数据读写。 SDRAM从发展到现在已经经

6、历了四代，分别是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM. 第一代与第二代SDRAM均采用单端时钟信号,第三代与第四代由于工作频率比较快，所以采用可降低干扰的差分时钟信号作为同步时钟。 SDR SDRAM的时钟频率就是数据存储的频率，第一代内存用时钟频率命名，如pc100，pc133则表明时钟信号为100或133MHz，数据读写速率也为100或133MHz。之后的第二，三，四代DDR内存则采用数据读写速率作为命名标准，并且在前面加上表示其DDR代数的符号，PC-即DDR，PC2=DDR2，PC3=DDR3。如PC2700是DD

7、R333，其工作频率是333/2=166MHz，2700表示带宽为2.7G。 DDR的读写频率从DDR200到DDR400，DDR2从DDR2-400到DDR2-800，DDR3从DDR3-800到DDR3-1666。 例如：HY57V641620： HY57V641620引脚分布： l HY57V641620 有12根地址线。但要注意：SDRAM的行地址和列地址是公用这12根地址线的。行地址：A11A0，列地址：A7A0。RAS#行地址锁存有效时，地址为行地址，A11A0。CAS#列地址锁存有效时，地址为列地址，A7A0。 l HY57V641620 有两个Bank地址。AB1,BA0.用于

8、片内4个组BanK的选择。 l HY57V641620 有16位数据总线：DQ15DQ0。 所以HY57V641620的容量计算公式是： 容量=212(行地址)X28(列地址)X16(数据位数)X22(片内bank数)bit =220X16X4bit =1MX2X4Byte =8MB 4.NAND flash结构和容量分析 l NAND FLASH 和NOR FLASH 的区别 NAND FLASH在对大容量的数据存储需要中日益发展，到现今，所有的数码相机、多数播放器、各种类型的盘、很多PDA里面都有NAND FLASH的身影。 1. Flash的简介 NOR Flash： u 程序和数据可存

9、放在同一片芯片上，拥有独立的数据总线和地址总线，能快速随机地读取，允许系统直接从Flash中读取代码执行，而无需先将代码下载至中再执行 u 可以单字节或单字编程，但不能单字节擦除，必须以块为单位或对整片执行擦除操作，在对存储器进行编程之前需要对块或整片进行预编程和擦除操作。 NAND FLASH u 以页为单位进行读写操作，1页为256B或512B；以块为单位进行擦除操作，1块为4KB、8KB或16KB。具有快编程和快擦除的功能 u 数据、地址采用同一总线，实现串行读取。随机读取速度慢且不能按字节随机编程 u 芯片尺寸小，引脚少，是位成本最低的固态存储器 u 芯片存储位错误率较高，推荐使用 E

10、CC校验，并包含有冗余块，其数目大概占1%，当某个存储块发生错误后可以进行标注，并以冗余块代替 u Samsung、TOSHIBA和Fujistu三家公司支持采用NAND技术NAND Flash。目前，Samsung公司推出的最大存储容量可达8Gbit。NAND主要作为SmartMedia卡、Compact Flash卡、PCMCIA ATA卡、固态盘的存储介质，并正成为Flash磁盘技术的核心。 2. NAND FLASH和NOR FLASH的比较 1) 性能比较 flash闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何flash器件的写入操作只能在空或已擦除的单元内进

11、行，所以大多数情况下，在进行写入操作之前必须先执行擦除。NAND器件执行擦除操作是十分简单的，而NOR则要求在进行擦除前先要将目标块内所有的位都写为0。 由于擦除NOR器件时是以64128KB的块进行的，执行一个写入/擦除操作的时间为5s，与此相反，擦除NAND器件是以832KB的块进行的，执行相同的操作最多只需要4ms。 执行擦除时块尺寸的不同进一步拉大了NOR和NADN之间的性能差距，统计表明，对于给定的一套写入操作(尤其是更新小文件时)，更多的擦除操作必须在基于NOR的单元中进行。这样，当选择存储解决方案时，设计师必须权衡以下的各项因素。 NOR的读速度比NAND稍快一些。 NAND的写

12、入速度比NOR快很多。 NAND的4ms擦除速度远比NOR的5s快。 大多数写入操作需要先进行擦除操作。 NAND的擦除单元更小，相应的擦除电路更少。 2) 接口差别 NOR flash带有SRAM接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节。 NAND器件使用复杂的I/O口来串行地存取数据，共用8位总线。8个引脚用来传送控制、地址和数据信息。NAND读和写操作采用512字节的页和32KB的块为单位，这一点有点像硬盘管理此类操作，很自然地，基于NAND的存储器就可以取代硬盘或其他块设备。 3) 容量和成本 NAND flash的单元尺寸几乎是NOR器件的一半，由于生产过程更

13、为简单，NAND结构可以在给定的模具尺寸内提供更高的容量，也就相应地降低了价格，大概只有NOR的十分之一。 NOR flash占据了容量为116MB闪存市场的大部分，而NAND flash只是用在8128MB的产品当中，这也说明NOR主要应用在代码存储介质中，NAND适合于数据存储，NAND在CompactFlash、Secure Digital、PC Cards和MMC存储卡市场上所占份额最大。 4) 可靠性和耐用性 采用flahs介质时一个需要重点考虑的问题是可靠性。对于需要扩展MTBF的系统来说，Flash是非常合适的存储方案。可以从寿命(耐用性)、位交换和坏块处理三个方面来比较NOR和

14、NAND的可靠性。 在NAND闪存中每个块的最大擦写次数是一百万次，而NOR的擦写次数是十万次。NAND存储器除了具有10比1的块擦除周期优势，典型的NAND块尺寸要比NOR器件小8倍，每个NAND存储器块在给定的时间内的删除次数要少一些。 5) 位交换 所有flash器件都受位交换现象的困扰。在某些情况下(很少见，NAND发生的次数要比NOR多)，一个比特位会发生反转或被报告反转了。一位的变化可能不很明显，但是如果发生在一个关键文件上，这个小小的故障可能导致系统停机。如果只是报告有问题，多读几次就可能解决了。当然，如果这个位真的改变了，就必须采用错误探测/错误更正(EDC/ECC)算法。位反

15、转的问题更多见于NAND闪存，NAND的供应商建议使用NAND闪存的时候，同时使用EDC/ECC算法。 这个问题对于用NAND存储多媒体信息时倒不是致命的。当然，如果用本地存储设备来存储操作系统、配置文件或其他敏感信息时，必须使用EDC/ECC系统以确保可靠性。 6) 坏块处理 NAND器件中的坏块是随机分布的。以前也曾有过消除坏块的努力，但发现成品率太低，代价太高，根本不划算。NAND器件需要对介质进行初始化扫描以发现坏块，并将坏块标记为不可用。现在的FLSAH一般都提供冗余块来代替坏块如发现某个块的数据发生错误，则将该块标注成坏块，并以冗余块代替。这导致了在NAND Flash中，一般都需

16、要对坏块进行编号管理，让每一个块都有自己的逻辑地址。 7) 易于使用 可以非常直接地使用基于NOR的闪存，可以像其他存储器那样连接，并可以在上面直接运行代码。由于需要I/O接口，NAND要复杂得多。各种NAND器件的存取方法因厂家而异。在使用NAND器件时，必须先写入驱动程序，才能继续执行其他操作。向NAND器件写入信息需要相当的技巧，因为设计师绝不能向坏块写入，这就意味着在NAND器件上自始至终都必须进行虚拟映射。 8) 软件支持 当讨论软件支持的时候，应该区别基本的读/写/擦操作和高一级的用于磁盘仿真和闪存管理算法的软件，包括性能优化。在NOR器件上运行代码不需要任何的软件支持，在NAND

17、器件上进行同样操作时，通常需要驱动程序，也就是内存技术驱动程序(MTD)，NAND和NOR器件在进行写入和擦除操作时都需要MTD。使用NOR器件时所需要的MTD要相对少一些，许多厂商都提供用于NOR器件的更高级软件，这其中包括M-System的TrueFFS驱动，该驱动被Wind River System、Microsoft、QNX Software System、Symbian和Intel等厂商所采用。驱动还用于对DiskOnChip产品进行仿真和NAND闪存的管理，包括纠错、坏块处理和损耗平衡。 在掌上电脑里要使用NAND FLASH存储数据和程序，但是必须有NOR FLASH来启动。除了

18、SAMSUNG处理器，其他用在掌上电脑的主流处理器还不支持直接由NAND FLASH启动程序。因此，必须先用一片小的NOR FLASH启动机器，在把OS等软件从NAND FLASH载入SDRAM中运行才行。 9) 主要供应商 NOR FLASH的主要供应商是INTEL ,MICRO等厂商，曾经是FLASH的主流产品，但现在被NANDFLASH挤的比较难受。它的优点是可以直接从FLASH中运行程序，但是工艺复杂，价格比较贵。 NAND FLASH的主要供应商是SAMSUNG和东芝，在U盘、各种存储卡、MP3播放器里面的都是这种FLASH，由于工艺上的不同，它比NORFLASH拥有更大存储容量，而

19、且便宜。但也有缺点，就是无法寻址直接运行程序，只能存储数据。另外NAND FLASH非常容易出现坏区，所以需要有校验的算法。 Nand-flash存储器是flash存储器的-种，其内部采用非线性宏单元模式，为固态大容量存储器的实现提供了廉价有效的解决方案。Nand-flash存储器具有容量较大，改写速度快，适用于大量资料的存储，因而在业界得到了越来越广泛的应用，如嵌入式产品中包括数码相机、MP3随身听记忆卡、体积小巧的U盘等。 内存和NOR型闪存的基本存储单元是bit，用户可以随机访问任何一个bit的信息。而NAND型闪存的基本存储单元是页。每一页的有效容量是512字节的倍数。所谓的有效容量是

20、指用于数据存储的部分，实际上还要加上16字节的校验信息，因此我们可以在闪存厂商的技术资料当中看到“Byte”的表示方式。目前2Gb以下容量的NAND型闪存绝大多数是字节的页面容量，2Gb以上容量的NAND型闪存则将页容量扩大到字节。 NAND型闪存以块为单位进行擦除操作。闪存的写入操作必须在空白区域进行，如果目标区域已经有数据，必须先擦除后写入，因此擦除操作是闪存的基本操作。一般每个块包含32个512字节的页，容量16KB；而大容量闪存采用2KB页时，则每个块包含64个页，容量128KB。每颗NAND型闪存 的I/O接口一般是8条，每条数据线每次传输bit信息，8条就是8bit，也就是前面说的

21、512字节。但较大容量的 NAND型闪存也越来越多地采用16条I/O线的设计，如三星编号K9K1G16U0A的芯片就是64M16bit的NAND型闪存，容量1Gb，基本数据单位是16bit，还是512字节。 寻址时，NAND型闪存通过8条I/O接口数据线传输地址信息包，每包传送 8位地址信息。由于闪存芯片容量比较大，一组8位地址只够寻址256个页，显然是不够的，因此通常一次地址传送需要分若干组，占用若干个时钟周期。 NAND的地址信息包括列地址、块地址和相应的页面地址，传送时分别分组，至少需要三次，占用三个周期。随着容量的增大，地址信息会更多，需要占用更多的时钟周期传输，因此NAND型闪存的一

22、个重要特点就是容量越大，寻址时间越长。而且，由于传送地址周期比其他存储介质长，因此 NAND型闪存比其他存储介质更不适合大量的小容量读写请求。 和磁盘类似，NAND Flash读写数据的基本粒度为页，然而读、写数据所需的时间却不一样，一般写入时间是读出的3到10倍。此外，Flash不允许数据的直接覆盖写，必须首先擦除旧有数据才能写入新的，而擦除的粒度为块，通常一个块包含有64个页。擦除的速度是很慢的，而且每一块的擦除次数也有限，平均为100万次。下面将给出一个例子来具体说明NAND Flash的特点。下面是三星K9K8G08U0M芯片的Flash组织结构图。 NAND Flash 组织结构图

23、从图中可以看出，整个Flash的容量为8448Mbit，其中含有8192个物理块，每块包含64个页，每页除了2K的数据区之外，还有64字节的额外空间(又成为OOB)用于存放错误校验码等信息。除了Flash的主体，我们还可以看到一个一页大小的数据寄存器。事实上，每一次Flash的读写操作都需要使用这个寄存器来完成。例如，读操作实际上分成两个阶段，首先是把指定地址中的整页数据载入到寄存器中，然后再从寄存器输出数据，可以连续输出，也可以根据指定偏移量随机输出，且随机输出的次数不限；而写操作也分为两个阶段，第一阶段是把数据从外界输入到寄存器，可以整页输入，也可以随机输入，且随机输入的次数不限，每字节的

24、输入周期也是20纳秒，第二阶段便是把寄存器中的数据固化到Flash上，时间为200微秒，每一页原则上只能有一次固化操作，然而大部分NAND Flash允许在同一页中的几个片断按照先后顺序分几次写入，本例中为4次，这种情况叫做partial page programming。 除了partial page programming，NAND Flash还有另外一种有意思的操作，也和数据寄存器相关，叫做copy-back。就是说，当某个数据页需要被复制到新的位置时，只需将其载入到数据寄存器中，然后根据接收到的目标地址将该页数据固化到Flash上新的位置，这样就省去了整页数据在寄存器和RAM之间的输入

25、输出过程。另外，在数据被载入到寄存器之后，Flash允许程序使用随机输入数据的方式改写该页的部分内容，然后再固化到目标位置。 l NAND 基础知识 v cell：NAND Flash 的数据是以bit 的方式保存在memory cell，一般来说，一个cell 中只能存储一个bit。 v Bit line：这些cell 以8 个或者16 个为单位，连成bit line，形成所谓的byte(x8)/word(x16)，这就是NAND Device 的位宽。这些Line 会再组成Page. NAND flash，large page大小为2048字节，Small page为512字节 v Nan

26、d flash 以页为单位读写数据，而以块为单位擦除数据。 v 按照这样的组织方式可以形成所谓的三类地址： Block Address |Page Address|Column Address v 对于NAND Flash 来讲，地址和命令只能在I/O7:0上传递，数据宽度是8 位。而数据位可以是8位，或者16位，是根据IO的口的数量来决定的。 v NAND FLASH主要以页为单位进行读写，以块(block)为单位进行擦除。FLASH页的大小和块的大小因不同类型块结构而不同，块结构有两种：小块和大块，小块NAND FLASH包含32个页，每页512+16字节；大块NAND FLASH包含64

27、页，每页2048+64字节。 v 其中，512B用于存放数据，16B用于存放其他信息。NAND设备的随机读取得效率很低，一般以页为单位进行读操作。系统在每次读一页后会计算其校验和，并和存储在页内的冗余的16B内的校验和做比较，以此来判断读出的数据是否正确。 v 大块和小块NAND FLASH都有与页大小相同的页寄存器，用于数据缓存。当读数据时，先从NAND FLASH内存单元把数据读到页寄存器，外部通过访问NAND FLASH I/O端口获得页寄存器中数据；当写数据时，外部通过NAND FLASH I/O端口输入的数据首先缓存在页寄存器，写命令发出后才写入到内存单元中。 l Nand Flas

28、h 有多种结构 下面针对三星K9F1208U0M,页面为512byte，IO数据为8位。 K9F1208U0M: 512Mbit=64MByte。 1Block=16KByte， Numberof(block)=4096 1Block=32Page 1Page由3个分区，main area 的两个分区，和sare area三个分区组成 1Page=528Byte=512Byte(MainArea)+16Byte(SpareArea) 用户数据保存在main area中。 l 首先，必须清楚一点，对于NAND Flash来讲，地址和命令只能在I/O7:0上传递，数据宽度可以是8位或者16位，但是

29、，对于x16的NAND Device，I/O15:8只用于传递数据。 l 512byte需要9bit来表示，对于528byte系列的NAND，这512byte被分成1st half和2nd half,各自的访问由所谓的pointer operation命令来选择，也就是选择了bit8的高低。因此A8就是 halfpage pointer，A7:0就是所谓的column address。A8这一位地址被用来设置512byte的1st half page还是2nd half page，0表示1st，1表示2nd。Block的地址是由A14以上的bit来表示。A8 是由硬件寄存器决定的。选择哪半个p

30、age是由IO传输的命令控制的。具体参照datasheet，如下图： 2=256byte 256bytex2=512byte l 32个page需要5bit来表示，占用A13:9，即该page在块内的相对地址,即page address。 2=32page l Block的地址是由A14以上的bit来表示，例如512Mb的NAND，共4096block，因此，需要12个bit来表示，即A25:14，如果是1Gbit的528byte/page的NAND Flash，则block address用A26:14表示。 58 2=8192blocks 2+2=226=67108864page 在编程上

31、面可以这样： NAND Flash的地址表示为： Block Address | Page Address in block | half page pointer | Column Address 地址传送顺序是Column Address , Page Address , Block Address。 例如一个地址：0x00aa55aa 0000 0000 1010 1010 0101 0101 1010 1010 由于地址只能在I/O7:0上传递，因此，必须采用移位的方式进行。 例如，对于512Mbit x8的NAND flash，地址范围是00x3FF_FFFF，只要是这个范围内的数值

32、表示的地址都是有效的。 以NAND_ADDR为例： 第1步是传递column address，就是NAND_ADDR7:0，不需移位即可传递到I/O7:0上，而halfpage pointer即bit8是由操作指令决定的，即指令决定在哪个halfpage上进行读写，而真正的bit8的值是dont care的。 第2步就是将NAND_ADDR右移9位，将NAND_ADDR16:9传到I/O7:0上。 第3步将NAND_ADDR24:17放到I/O上。 第4步需要将NAND_ADDR25放到I/O上。 因此，整个地址传递过程需要4步才能完成，即4-step addressing。 如果NAND F

33、lash的容量是32Mbit以下，那么，block adress最高位只到bit24，因此寻址只需要3步。 l 地址传递例子说明 : (1)对64MB,8位的nand flash来说 : (4096个块,需要12位来表示) -Block Address A25:14 -Page Address A13:9 -Column Address A7:0 故 : 第一次直接传A7:0 ; 第二次将A16:9右移9位,再传它 ; 第三次将A24:17右移17位,再传它 ; 第四次将A25右移25位,再传它。因此，整个地址传递过程需要4步才能完成，即4-step addressing。 (2) 对32MB

34、,8位的nand flash来说 : (2048个块,需要11位来表示) -Block Address A24:14 -Page Address A13:9 -Column Address A7:0 故 : 第一次直接传A7:0 ; 第二次将A16:9右移9位,再传它 ; 第三次将A24:17右移17位,再传它。 l 以三星K9F1208 flash为例，总容量=4096blocks * 32(page/block)*512(byte/page) = 64M 即1block=32pages；1page=512byte(data area)+16bye(apare area)=528bye 读命

35、令有两个，分别是 Read1,Read2其中Read1用于读取Data Field的数据，而Read2则是用于读取Spare Field的数据。对于Nand Flash来说，读操作的最小操作单位为Page，也就是说当我们给定了读取的起始位置后，读操作将从该位置开始，连续读取到本Page的最后一个 Byte为止 要定位到flash中的某个byte地址要用到一下4个地址： 1、Column Address - 表示数据在半页中的地址 ，大小范围为0255 ，用8位 可以表示 即 A7:0 2、halfpage pointer - 表示半页在整页中的位置 ，即在0255空间还是在256511空间，用

36、1位 即可表示，A8表示； 3、Page Address - 表示页在块中的地址 ，大小范围031，用5位 表示，即A13:9表示； 4、Block Address - 表示块在flash中的位置(即此块在flash中的位置-编号，在04095中选） ，大小范围04095，用12位 可以表示，即A25:14 表示； 综上，要想定位到flash上的某一个byte需要将上面的四种地址拼合在一起形成完整的地址，地址完整表示如下: A25:14 A13:9 A8 A7:0 Block Page Address halfpage pointer Column Address Address 由于地址只能

37、在I/O7:0上传递，因此A25:0即26为地址只能分步顺序传入I/O7:0中，即串行方式一步一步传入。 第一步、传递Column Address，即NAND_ADDR7:0不需移位即可传递到I/O7:0上，而halfpage pointer 即bit8 是由操作指令决定的，即指令决定在哪个halfpage 上进行读写。而真正的bit8 的值是dont care 的。K9F1208提供了两个读指令，0x00、0x01。这两个指令区别在于0x00可以将A8置为0，选中上半页；而0x01可以将A8置为1，选中下半页。 第二步、将NAND_ADDR右移9位，即NAND_ADDR16:9传递到I/O7

38、:0 第三步、将NAND_ADDR再右移8位，NAND_ADDR24:17放到I/O 上 第四步、将NAND_ADDR再右移8位，将NAND_ADDR25放到I/O上 四步后，整个地址传递完成，即4-step addressing-4个cycle 下面针对，页面为256word，IO数据为16位 由于一个page的main area的容量为256word，仍相当于512byte。但是，这个时候没有所谓的1st halfpage和2nd halfpage之分了，所以，bit8就变得没有意义了，也就是这个时候bit8完全不用管，地址传递仍然和x8器件相同。除了，这一点之外，x16的NAND使用方法

39、和x8的使用方法完全相同。 l 256word需要8bit来表示，刚好A0A7的8位地址就够用了，所以不存在half page之说。Read1 对于16位的device来说只有00H的命令，而没有01H的命令。而访问的区域只存在main area 和sparearea。因datasheet是8位和16位公用的，所以set commands的表格跟8位是一样的，只是01H的命令对于16位的无效。具体如何参照datasheet，如下图： 2=256word l 32个page需要5bit来表示，占用A13:9，即该page在块内的相对地址,即page address。 2=32page l Blo

40、ck的地址是由A14以上的bit来表示，例如512Mb的NAND，共4096block，因此，需要12个bit来表示，即A25:14，如果是1Gbit的528byte/page的NAND Flash，则block address用A26:14表示。 58 2=8192blocks 2=226=2097152page 其他诸如地址传递等与16位是一样的。可以参照8位的进行修改移用。 下面针对，页面为2Kbyte，IO数据为8位 l 2K Page跟512page不同的地方在于：512page对main area和spare area的读写是分开来读写的，由命令来决定是写入或读入main area

41、还是spare area，所以分为read1，read2模式。而2k page对main area和spare area的读写是一起寻址的，没有命令来决定是写入或读入main area还是spare area。对于2K可以当成4个512byte来读，也可以当成一个2k的page来读。寻址命令参考datasheet，入下图： 2K+64=2111column 211=2048 212=4096 而204821114096,所以column地址也必须用12个bit表示。 2111是每个page的最后一个数值，所以他的地址为： A11A0: 0000 1000 0011 1111 所以是08H第二列，3FH第一列地址 l 64个page需要5bit来表示，占用A17:12，即该page在块内的相对地址,即page address。 2=64page 6l Block的地址是由A18及以上的bit来表示，如上面提到的图的结构，共有2048个block，所以有A18A28共11个bit来控制。 2=2048blocks 2=217=131072page