EDA试描述一个带进位输入输出的8位全加器端口AB为加数,CIN为进位输入,S 为加和,COUT为进位输出.docx

《EDA试描述一个带进位输入输出的8位全加器端口AB为加数,CIN为进位输入,S 为加和,COUT为进位输出.docx》由会员分享，可在线阅读，更多相关《EDA试描述一个带进位输入输出的8位全加器端口AB为加数,CIN为进位输入,S 为加和,COUT为进位输出.docx（2页珍藏版）》请在三一办公上搜索。

1、EDA试描述一个带进位输入输出的8位全加器。端口AB为加数,CIN为进位输入,S 为加和,COUT为进位输出2试描述一个带进位输入、输出的8位全加器。端口：A、B为加数，CIN为进位输入，S 为加和，COUT为进位输出。 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity adder8 is port( a, b : in std_logic_vector(7 downto 0); cin : in std_logic; cout : out std_logic; s : out

2、std_logic_vector(7 downto 0); end adder8; architecture one of adder8 is signal ts : std_logic_vector(8 downto 0); begin ts = (0 & a) + (0 & b) + cin; s = ts(7 downto 0); cout = ts(8); end one; 3.以下是一个含有异步清零和计数使能的8位二进制加法计数器的原理图符号元件，试根据此符号元件写出相应的VHDL模型。 library ieee; use ieee.std_logic_1164.all; use i

3、eee.std_logic_unsigned.all; entity count8 is port(clk,clr,en : in std_logic; cnt : out std_logic_vector(7 downto 0); end count8; architecture behav of count8 is signal cnt1 : std_logic_vector(7 downto 0); begin process(clk,clr) begin if (clr=1) then cnt1 = 00000000; elsif (clkevent and clk=1) then if (en=1) then if (cnt1=11111111) then cnt1 = 00000000; else cnt1 = cnt1 + 1; end if; end if; end if; end process; cnt = cnt1; end behav; 写出下列缩写的中文含义： 1. ASIC 专用集成电路 2. FPGA 现场可编程门阵列 3. CPLD 复杂可编程逻辑器件 4. EDA 电子设计自动化 4. 5. IP 知识产权核 6. SOC 单芯片系统