微型计算机技术第三版编课后习题答案全课件.ppt

《微型计算机技术第三版编课后习题答案全课件.ppt》由会员分享，可在线阅读，更多相关《微型计算机技术第三版编课后习题答案全课件.ppt（129页珍藏版）》请在三一办公上搜索。

1、微型计算机原理,微型计算机技术微型计算机技术及应用，清华大学出版社，戴梅萼等编著。,第一章 微型计算机概论,1.1 微型计算机简介1.1.1 基本概念一、微处理器由一片或几片大规模集成电路组成的具有运算器和控制器功能的中央处理器（CPU或MPU）二、微型计算机三、微型计算机系统,运算器 微处理器 控制器 寄存器组 微型计算机 内部总线（片总线）（主机）内存储器（RAM和ROM）输入/输出接口（并行和串行）系统总线（内总线、微机总线）（AB、DB、CB）硬件 定时电路（时钟脉冲发生器）外存储器（磁盘、磁带、光盘）外部设备 输入设备（键盘、鼠标等）微型 输出设备（CRT、打印机、绘图仪等）计算机

2、外围设备 专用电路（过程控制I/O通道）（A/D、D/A、数据终端等）系统 外总线（通信总线）电源、面板和机架等 软件 系统软件 应用软件 考虑到总线的微机系统，如图1-3,1.1.2 微处理器发展简况,从1946年经历了5代,从71年开始,微机是第四代,也已经历了4代.第一代(197173)4位和低档8位微处理器集成度：2300管子/片，时钟：1MHz如：Intel 4004、Intel 4040、Intel 8008第二代（7378）中、高档8位微处理器集成度：5400管子/片，时钟：24MHz如：Intel 8080、MC6800、Z-80、Intel 8085第三代（7881）16位微

3、处理器集成度：68000管子/片，时钟：410MHz如：Intel 8086、MC68000和68010、Z-8000,性能欲赶上中档小型机。第四代（81）32位微处理器集成度：17万100万管子/片，时钟：20，200MHz如：Intel 80386、Intel 80486、Pentium（Pro、MMX、IIV）、MC68020、MC68030、MC68040、Z80000,1.1.3 微型计算机的分类概述,(一)按数据总线位数划分1、4位微机 应用：2、8位微机3、16位微机4、32位微机5、位片式,(二)按组装形式和系统规模划分,1、单片机（微控制器、嵌入式计算机）微型计算机制作在一个

4、芯片中，有时包括A/D、D/A转换器。应用：智能化仪器仪表，控制领域。特点：体积小、功耗低。常用：MCS-518系列，-96系列，MC6805。2、单板机微型计算机、小键盘、发光二极管显示器、监控程序等安装在一块印刷电路板上。如：TP-801、TP-86,应用：生产过程的实时控制、教学实验。3、个人计算机（Personal Computer）由微处理器芯片、存储器、接口装在印刷电路上，加上插件板组成主机，再配上外部设备、系统软件组成。特点：便于搬动，不需要维护，价格低，可供个人或家庭使用的计算机。如：Altair 8080、Apple II、IBM-PC/XT、IBM-PC/AT、IBM-PS

5、/2、PC兼容机（PC286、386、486、Pentium等）应用：商业、家用、科学和教育领域。4、工程工作站和超级微型机,第二章 80X86微处理器的结构,重点介绍8086和80386的结构特点、编程结构、引脚信号功能及总线时序。2.1 从8086到Pentium III2.1.1 Intel 8086微处理器的基本结构16位，约29000个晶体管，频率有5、8、10MHz。一、组成由总线接口部件BIU和执行部件EU组成。,1、总线接口部件BIU负责与存储器、I/O端口传送数据。组成：16位段寄存器（CS、DS、SS、ES）16位指令指针（IP）6个字节指令队列 地址形成逻辑（20位地址加

6、法器）（I/O）总线控制逻辑功能：1）在EU执行指令的过程中，BIU始终能从存储器中预先取出一些指令送到指令队列中排队，遵从先进先出的次序。,2）根据EU的请求，完成CPU与存储器或I/O设备之间的数据传送，形成20位的内存物理地址。2、执行部件EU负责指令的执行。组成：16位的算术/逻辑单元ALU（加法器）16位状态标志寄存器 4个通用寄存器（AX、BX、CX、DX）AH和AL 4个专用寄存器（SP、BP、DI、SI）暂存（运算）寄存器 EU控制系统,注：1）寄存器组和数据传输通路间可进行快速传输。2）EU不与系统总线相联。功能：1）从BIU的指令队列中获取指令、执行指令。2）向BIU发出请

7、求，提供数据和所需访问的内存或I/O端口的地址信息。3）对通用寄存器和标志寄存器进行管理，主要操作类型：1）算术/逻辑运算、串处理、BCD码调整。2）计算寻址要求的单元地址的位移量，EU将这个16位位移量送BIU。,二、工作方式 微处理器通过总线和外部部件交换信息，当执行一条指令时，一般要占用二次总线，总线非常忙，要提高微处理器的利用率和整个系统的执行速度，必须充分利用总线。并行工作方式：BIU和EU处于并行工作状态，取指令与数据不占用额外时间，在执行指令时同时取下一条指令与数据，这样总线总不空闲。,2.1.2 Intel 80286微处理器的基本结构,标准的16位处理器,8086向上兼容。一

8、、组成：4个部件地址部件AU：形成物理地址指令部件IU：译码，放已被译码指令队列执行部件EU：执行指令总线部件BU：取代码和读写数据，CPU与系统间的高速接口，放预取队列。二、并行工作方式指令可预取、预译，提高吞吐率。,三、优点1、速度更快2、地址空间更大，24位，虚存可达1GB。3、工作于两种方式1）实方式（实地址方式）DOS应用程序占用全部系统资源。2）保护方式（保护虚地址方式）A、通过硬件控制多任务间快速切换，用四层特权支持操作系统和任务分离及程序和数据的保密，具有多用户和多任务处理功能。B、具有虚拟内存管理，通过软件切换进入虚拟的8086工作方式。,2.1.3 Intel 80386微

9、处理器的基本结构,1985年推出，32位微处理器,片内集成27.5万只晶体管,速率从12.5MHz,高达50MHz。一、组成由三大部分的六个部件组成。如图2-3所示。1、总线接口部件BIU中央处理部件与系统之间的高速接口，对总线使用进行排优，进行总线传送的控制以充分利用总线宽度，并对80386和协处理器的协调进行控制。,2、中央处理部件CPU1）指令预取部件IPU16字节长，在总线空闲周期，读4个字节，可存5条指令（平均3.5字节/条）。2）指令预译码部件IDU（译码器和译码指令队列）3）执行部件EUALU、8个32位通用寄存器、64位移位寄存器、乘/除法器。采用流水线技术：1）指令提取和执行

10、重叠进行；,2）有效地址形成，逻辑地址往线性地址转换，线性地址往物理地址转换这三个动作重叠进行。3、（集成的）存储管理部件MMU1）分段部件SU：管理逻辑地址空间，将逻辑地址转换为线性地址，面向程序员。为便于多任务实现指令与数据区的重新定位及任务间的隔离，以提供模块性和保护性。各任务的程序以段空间为目标分别编程。段长度可变，小于4GB，整个逻辑空间为16K个段=214=64MMB2）分页部件PU：管理物理地址空间，将线性地址转为物理地址。,段可分为页面，页小于等于4KB，取4KB。把活动任务当前所需的少量页面放在存储器中，提高存取效率。在禁止分页或无PU时，物理地址=线性地址。,二、主要性能,

11、1、灵活的32位微处理器可8、16、32或位场等多种数据类型。2、存储空间32位地址总线 232=4GB虚拟存储空间 246=64TB存储器分段结构，段长可达4GB3、集成的存储管理部件（1）支持虚拟存储器（2）可选择的片内分页机构,（3）4级保护（4）与80286完全兼容4、目标代码与8086系列微处理器兼容5、三种工作方式（1）实地址方式（2）保护方式 支持硬件调度（3）虚拟8086方式允许在受保护和分页的系统中运行8086软件，可同时模拟多个8086微处理器，使DOS程序能在保护方式下作为其中一个任务运行。,6、优化的系统性能（1）指令的流水线结构（2）具有片内地址转换的高速缓冲存储器（

12、3）时钟可达33MHz，总线周期仅2T（4）总线带宽32MB/S7、通过80387协处理器支持高速数值处理8、完整的系统开发工具9、高速CHMOSIII技术当系统闲置时，CPU将工作频率降到0MHz，此时功耗极低。,2.1.4 Intel 80486微处理器的基本结构特点,1989年问世，集成120万晶体管，频率可达50MHz，支持二级Cache，基本沿用80386的体系结构，同80386相比，其特点：（1）采用RISC技术，同时以布线逻辑代替微代码控制，在一个时钟周期执行一条指令；（2）采用片内Cache、片内浮点运算协处理器FPU，引线缩短、片内数据总线加宽，CPU与FPU间采用高速总线传

13、输，数据通路是64位和128位，且Cache与浮点寄存器间可直接进行数据交换，不必经过80486，提高处理速度。,（3）采用突发式总线方式，使与一地址相关的一组数据都可输入/输出，加速CPU与内存的数据交换；（4）可模拟多个80286实现多层次的多任务功能。,2.1.5 Intel Pentium微处理器的基本结构,1993年推出，集成310万只晶体管，频率达150MHz，性能超过工作站和超级小型机，同等80486相比，结构上的特点：（1）超标量流水线超标量：含多个指令执行部件和多条指令流水线。有U和V两条指令流水线，各自有独立的ALU、地址生成逻辑和Cache接口，每条流水线分指令预取、指令

14、译码、地址生成、指令执行和回写5个步骤，这样每个时钟周期内可执行两条整数指令。,（2）重新设计的浮点部件执行过程分8个流水步级，对MUL、LOAD及MOV、PUSH、DEC、INC等常用指令不用微程序而由硬件来实现，提高速度。（3）独立的指令Cache和数据Cache减少争用Cache的冲突，采用32*8线宽，以支持64位总线，数据Cache有两种接口分别与U和V流水线相连，可支持突发式读写操作（即向Cache写数据和释放回内存可同时进行），提高数据传输速度。（4）分支预测有两条预取指令缓冲队列，一个以顺序方式预取，一个以转移方式预取（称分支目标缓冲器。,某条指令产生分支时，记下该指令和分支目

15、标地址，以预测再次产生分支时的路径，保证流水线的预取在执行前取完，而不落空。适用于循环操作。（5）采用64位外部数据总线Pentium内部数据总线32位，但CPU和内存进行数据交换的外部数据总线采用64位总线，提高数据传输速度，可达528MB/S。但功耗大15W，浮点运算能力低于一些RISC处理器。可见从16位到32位，主要从体系结构设计上有概念性的更新。,2.1.6 Pentium Pro微处理器（高能奔腾）,1995年推出，比Pentium芯片增加的内容：（1）一封装内两个芯片CPU内核有2个8KB的L1 Cache；256KB的L2 Cache，与CPU内核用全速总线相连，提高程序运行速

16、度。（2）指令分解为微操作采用RISC技术，便于流水线并行执行，提高指令运行速度。（3）乱序执行和推测执行使指令流能最有效地利用内部资源。,（4）超级流水线和超标量技术14级超级流水线结构，3路超标量结构，提高并行处理能力，提高性能。,2.1.7 Pentium MMX微处理器Intel P55C（多能奔腾）,MMXMulti Media extension 多媒体扩展1997年推出，在Pentium微处理器中增加新数据类型，8个64位寄存器和57条新指令，增加的技术：一、引入新的数据类型 1）用紧缩表示紧缩字节8个字节紧缩在一个64位数据中紧缩字4个字紧缩在一个64位数据中紧缩双字2个双字紧

17、缩在一个64位数据中4字64位,紧缩的64位数据可存放在64通用寄存器中，一次操作可处理8个数元，适用于多媒体处理。例：图象的灰度级256级，用8位（1字节）表示一像素。2）技术采用SIMD（单指令多数据流）技术，在运行一条指令同时并行处理多个数据元素（32位），例：在一个T内处理4种类型或最多8组64位的模拟/数字数据二、采用饱和运算（溢出处理）上溢或下溢的结果被截取（饱和）至该类数据类型的最大值或最小值。,例：两16位带符号数相加F000H+4000H=13000 取FFFFH（而不是3000）适用于图形学处理。否则，若图形最高值为黑，最小值为淡色，而一像素上溢则成了淡色。三、具有积和运算

18、能力 提高矢量点积和矩阵乘法的运算速度。适用于音频和视频图像的压缩和解压缩中。,2.1.8 Pentium II 微处理器,1997年5月推出，把多媒体增强技术（MMX技术）融入高能奔腾处理器。具有整数运算、浮点运算和多媒体信息处理功能。采用的先进技术：一、多媒体增强技术1）单指令多数据流（SIMD）减少计算密集的循环。2）增强了57条功能强大的指令，便于处理声音、图像及视频数据。,二、动态执行技术1）多分支跳转预测2）数据流分析 判定指令是否符合处理条件或他们决定于其他指令，以确定最佳处理顺序，有效地执行指令。3）推测执行 预先查找程序计数器和执行那些可能会运算的指令，并进行排序，增加被执行

19、指令的数量。三、双重独立总线结构 如图2-6（b）两条总线，提高吞吐量；,二级Cache，运行速度提高；流水线系统总线，可同时并行事务处理；带宽性能是单一总线体系结构的3倍。四、采用SEC插盒封装技术,2.1.9 Pentium III 微处理器,1999年2月推出，带有70条附加浮点多媒体指令，分2阶段发展。一、带SSE指令集的Pentium II 微处理器增加了8个新128位单精度寄存器，70条分三类：（1）（3）p20增强音频、视频和3D图形处理能力二、新一代Pentium III 微处理器（Coppermine）1999年10月推出，主频733MHz，外频133MHz,主要特性：（1）

20、集成度高，发热量少，功耗低；（2）256KB二级缓存内置，用256位的宽带数据通路；（3）采用先进的缓存转换结构，使处理器核心与二级Cache间理论数据带宽达11.2GB/s;（4）采用先进的系统缓冲器增加了许多缓冲器或队列；（5）采用speedstep技术用电池时，降低电源功耗，延长运行时间；用外接电源时，全速与全电压方式运行，提高系统灵活性。,2.1.10 Pentium 4 微处理器,2000年6月推出，重新设计内核体系结构.2000年6月推出主频3.8GHz的Pentium 4/750.主要技术特性：(1)采用3条超标量流水线(2)改进了分支预测单元(3)采用跟踪缓存和低延迟数据缓存(

21、4)采用高级动态执行技术(5)采用64位四倍数据速率处理器前端总线技术,(6)增加了144条SSE2,引入新的数据格式(128位SIMD整数运算和64位双精度浮点运算)(7)采用超线程技术Pentium系列低端产品:Celeron芯片Pentium系列高端产品:Xeon芯片(用于服务器等),2.1.11 Pentium M 微处理器,2003年3月推出,主频900MHz2GHz.采用迅驰技术,全面支持无线技术.如:Pentium M755(2GHz),采用全新体系结构,技术特性:(1)适合于移动微处理器的流水线(2)大容量的L2Cache(12MB)(3)电源优化的处理器系统总线(4)高级分支

22、预测技术(5)专用堆栈管理器,(6)增强型的speedstep技术(7)微指令操作融合(批量微指令处理)(8)嵌入双频无线连接功能支持IEEE802.11b/a协议.,2.1.12 Itanium 微处理器,2000年11月推出,64位,核心技术是EPIC(显式并行指令计算),其关键技术是:(1)断定执行(2)推测装入(3)高级装入(数据推测)使用新型指令集,采用全新设计的编译器.结合CISC,RISC和EPIC三种结构,主要用于高端的服务器领域.,Itanium芯片的结构特点:在IA-64体系结构基础上加超标量体系结构.(1)具有大量寄存器128个64位寄存器:通用和整数计算128个82位寄

23、存器:图形和浮点运算64个1位断定寄存器128个64位专用寄存器8个转移寄存器(2)具有多个执行单元2个整数/MMX执行单元2个浮点执行单元,2个存储管理执行单元3个转移处理单元,第三章习题讲评,3.1 已知DS=091DH，SS=1E4AH，AX=1234H，BX=0024H，CX=5678H，BP=0024HSI=0012H，DI=0032H，(09226H)=00F6H，(09228H)=1E40H，(1E4F6H)=091DH。在以上给出的环境下，试问下列指令或指令段执行后的结果如何?,(1)MOV CL，BX+20HSI解：EA=BX+20H+SI=56HPA=DS*16+EA=91

24、D0H+56H=9226HCL=(09226H)=F6H(2)MOVBPDI，CX解：EA=BP+DI=56HPA=SS*16+EA=1E4F6H(1E4F6H)=5678H,(3)LEA BX，BX+20HSIMOV AX，BX+2解：BX=BX+20H+SI=0056HEA=BX+2=58HPA=DS*16+EA=91D0H+58H=9228HAX=(09228H)=1E40H(4)LDS SI,BXDIMOVSI，BX解：EA=BX+DI=56H,PA=DS*16+EA=91D0H+56H=9226HSI=(09226H)=00F6H,DS=(09228H)=1E40HEA=SI=00F

25、6H,PA=DS*16+EA=1E400H+00F6H=1E4F6H(1E4F6H)=BX=0024H,(5)XCHG CX，BX+32HXCHGBX+20HSI，AX解：EA=BX+32H=56H,PA=DS*16+EA=91D0H+56H=9226H(09226H)=CX=5678H,CX=(09226H)=00F6HEA=BX+20H+SI=56H,PA=DS*16+EA=91D0H+56H=9226HAX=(09226H)=5678H,(09226H)=AX=1234H,3.2设DS=1000H，SS=2000H，AX=1A2BH，BX=1200H，CX=339AH，BP=1200H，

26、SP=1350H，SI=1354H，(11350H)=0A5H，(11351H)=3CH，(11352H)=0FFH，(11353H)=26H，(11354H)=52H，(11355H)=OE7H，(126A4H)=9DH，(126A5H)=16H，(21350H)=88H，(21351H)=51H下列各指令都在此环境下执行，在下列各小题的空格中填入相应各指令的执行结果。(1)MOV AX，1352H AX=解：AX=1352H,(2)MOV AX，1352H；AX=解：PA=DS*16+EA=10000H+1352H=11352H(11352H)=0FFH，(11353H)=26HAX=26

27、FFH(3)MOV 0150HBX，CH(11350H)=(11351H)=解：EA=BX+0150H=1350HPA=DS*16+EA=10000H+1350H=11350H,CH=33H(11350H)=33H,(11351H)的值不变，(11351H)=3CH,(4)MOV AX，0150HBP AX=_解：EA=BP0150H1350HPA=SS*16+EA=20000H+1350H=21350HAX=5188H,(5)POP AX；AX=_，SP=_解：EA=SP=1350HPA=SS*16+EA=20000H+1350H=21350HAX=5188H,SP=1350H+2H=135

28、2H,(6)ADDSI，CX(11354H)=_，(11355H)=_，SF=_ZF=_，PF=_，CF=_，OF=_解：EA=SI=1354H,PA=DS*16+EA=10000H+1354H=11354HCX=339AH,(11354H)=52H，(11355H)=OE7H0E752H+339AH=11AECH-(11355H):(11354H)(11354H)=0ECH,(11355H)=1AH,(11354H)=0ECH,(11355H)=1AHCF=1,ZF=0,PF(低八位奇偶校验)：0ECH=11101100BPF=0SF(最高位状态)，1H=0001BSF=0OF(溢出标志)0

29、E752H1110011101010010B339AH=11001110011010B 1110011101010010+11001110011010 10001101011101100,(7)SUB BH，0150HBXSIBH=_，SF=_，ZF=_，PF=_，CF=_，0F=_解：EA=0150H+BX+SI=26A4H；PA=DS*16+EA=10000H+26A4H=126A4H；(126A4H)=9DH,BH=12HBH=75H,SF=0,ZF=0,PF=0,CF=1,OF=0,(8)INC BYTE PTR 0152HBX(11352H)=_，(11353H)=_，CF=_解：E

30、A=0152H+BX=1352H,PA=DS*16+EA=11352,(11352H)=0FFH,(11352H)=00H,(11353H)=26H,不影响CF(9)INC WORD PTR 0152HBX(11352H)=_，(11353H)=_，CF=_解：EA=0152H+BX=1352H,PA=DS*16+EA=11532,(11352H)=0FFH,(11353H)=26H(11352H)=00H,(11353H)=27H,不影响CF,(10)SAR BYTE PTR 0150HBX，1(11350H)=_，CF=_，OF=_解：EA=BX+0150H=1350HPADS*16+EA

31、=11350H,(11350H)=0A5H=10100101B11010010B=0D2H,CF=1,OF=0(当移位数为1是，最高位不变则OF=0)(11)SAL BYTE PTR 0150HBX，1(11350H)=_，CF=_，OF=_解：EA=BX+0150H=1350H,PA=DS*16+EA=11350,(11350H)=0A5H=10100101B 01001010B=4AH,CF=1,OF=1,3、3 设下列各转移指令的第一字节在内存中的地址为CS=2000H和IP=016EH，且环境均为DS=6000H，BX=16C0H，（616C0H）=46H，（616C1H）=01H，（

32、616C2H）=00H，（616C3H）=30H，（61732H）=70H，（61733H）=17H。写出下列各无条件转移指令执行后CS和IP值。个指令左首的16进制编码是该指令的机器码。指令中的目的地址用相应的标号表示。（1）EBE7 JMP SHOURT AGAIN（2）E90016 JMP NEARPTR OTHER（3）E3 JMP BX（4）EA46010010 JMP FAR PROB（5）FF67 JMP WORD PTR 0072HBX（6）FFEB JMP DWORD PTR BX,解：（1）E7补码为-19，IP目标=IP源+2+EA（即-19）=016EH+2-19=01

33、57H 因为段内寻址，所以cs=2000H不变（2）IP目标=IP源+3+EA=016EH+3+1600H=1771H 因为段内寻址 所以cs=2000H不变（3）IP=16C0H,因为段内寻址 所以cs=2000H不变（4）段间寻址，有机器码可看出IP=0146H CS=3000H（5）段内寻址，所以CS=2000H不变 DS*16+0072H+BX=61732H（61732H）=70H，（61733H）=17H IP=1770H（6）PA=DS*16+BX=60000H+16C0H=616C0H(616C0H)=46H(616C1H)=01H IP=0146H(616C2H)=00H(61

34、6C3H)=30H CS=3000H,34 阅读下列各小题的指令序列，在后面空格中填入 该指令序列的执行结果。(1)MOV BL，85H MOV AL，17H ADD AL，BL DAAAL=_，BL=_，CF=_解：17H+85H9CHALDAA 压缩的BCD码加法十进制调整指令。(AL的低4位9或AF=1，ALAL+06H,AF1;AF是辅助进位标志用以标志D3向D4的进位AL的高4位9或CF=1，ALAL+60H,CF1;）AL=9CH+06H=0A2HAL=0A2H+60H=02H,BL=85H CF=1,(2)MOV AX，BX；NOT AX；ADD AX，BX；lNC AXAX=_

35、，CF=_解：lNC不影响标志位 AX=0000H，CF=0(3)MOV AX，0FF60H；STC；MOV DX，96 XOR DH，0FFH；SBB AX DXAX=_，CF=_解：XOR 命令 会使 CF0,OF096=60H，AX=0000H,CF=0(4)MOV BX，0FFFEH；MOV CL,2；SAR BX,CLBX=_，CF=_解：0FFFEH=1111111111111110B1111111111111111B,CF=01111 1111 1111 1111B,CF=1,35 阅读分析下列指令序列ADD AX，BXJNO LlJNO L2SUB AX，BXJNC L3JNO

36、 L4JMP L5,(1)AX=14C6H，BX=80DCH 解：ADD AX，BXOF=0,CF=0；L1(2)AX=0B568H，BX=5487H解：ADD AX，BXOF=0,CF=1；L1,(3)AX=42C8H，BX=608DH解：ADD AX，BX CF=0，OF=1,AX=0AC55HSUB AX，BX；CF=0，OF=0；L3(4)AX=0D023H，BX=9FDOH解：ADD AX，BX OF=1,CF=1，AX=6FF3HSUB AX，BX；CF=1,OF=1；L5(5)AX=9FDOH，BX=0D023H解：ADD AX，BX OF=1,CF=1，AX=6FF3HSUB

37、AX，BX；CF=1,OF=1；L5,3.6 AND AL，AL JZ BRCHl RCR AL，1 JZ BRCH2 RCL AL，1 INC AL JZ BRCH3上述程序运行后，试回答：,(1)当AL=00H时，程序转向BRCHl(2)当AL=01H时，程序转向BRCH2(3)当AL=0FFH时，程序转向BRCH3,37完成下列操作，选用什么指令：(1)将AX的内容减去0520H，和上次运算的借位；SBB AX,0520H(2)将变量名TABL的段地址送AX。MOV AX SEG TABL3.8 D1 DB 20H DUP（？）D2 DW D1请写出用一条指令实现取D1的偏移地址 SI中

38、的三种方法。(A)LEA SI，D1(B)MOV SI，OFFSET D1(C)MOV SI，D2,3.9 程序段1 程序段2 MOV AX,147BH MOV AX,99D8H MOV BX,80DCH MOV BX,9847H ADD AX,BX SUB AX,BX JNO L1 JNC L3 JNC L2 JNO L4上述两个程序段执行后，分别转移到哪里？解：1)L1 2)L3,3.10 MOV BX,0FFH AND BX,0FFFH OR BX,0F0FH XOR BX,00FFH上述程序段运行后，BX=0F00H,CF=0（注意：对于8086 的加法和减法操作，使用CF 来标识将两

39、个操作数看成无符号数时计算是否发生了溢出，而OF 则标识将两个操作数看成有符号数时的情况。计算CF 位时，加法操作是直接将最高位的进位赋给CF，而对于减法操作而言，转换后的补码加法有进位表示实际进行的减法没有借位（即没有溢出），因此需要将最高位进位取反以后赋给CF；对于OF 位的计算则是相同的，通过将最高位的进位和次高位的进位进行异或运算，结果赋给OF（当然也可以使用双符号位来进行计算）。当然对于减法操作而言，我们也可以简单地认为：对于CF 位，将减数与被减数都看成无符号数，如果减数被减数，则CF=1，否则CF 为0；对于OF 位，若两个数的符号相反，而结果的符号与减数相同则OF=1，其他情况

40、OF=0。）,3.11 CMP AX,BX JGE NEXT XCHG AX,BX NEXT:CMP AX,CX JGE DONE XCHG AX,CX DONE:.试回答：（1）上述程序段执行后，原有AX、BX、CX中最大数存放在哪个寄存器中？最大数在AX中（2）这3个数是带符号数还是无符号数？是带符号数,第4章 汇编语言程序设计习题解答请打开书P176,习题4.1,画出下列语句的数据在存储器中的存储情况:ARRAYB DB 63,63H,ABCD,3 DUP(?),2 DUP(1,3)ARRAYW DW 1234H,5,AB,CD,?,2 DUP(1,3),3FH63H41H42H43H4

41、4HXXXXXX01H03H01H03H,34H12H05H00H42H41H44H43HXXXX01H00H03H00H01H00H03H00H,习题4.2,程序中数据定义如下：DATA1 DW？DATA2 DB 32 DUP（？）DATA3 DD？DLENGTH EQU$-DATA1此时DLENGTH的值是多少？解答：DLENGTH=2（字）+32+4（双字）=38,习题4.3,程序中数据定义如下：ARRAY DB ABCDEFRESULT DB？TABLE DW 20 DUP（？）则执行指令MOV AX，TYPE RESULT后，AX=1MOV BX，TYPE TABLE后，BX=2MO

42、V CX，LENGTH TABLE后，CX=20MOV DX，LENGTH ARRAY后，DX=1MOV SI，SIZE TABLE后，SI=220=40 MOV DI，SIZE ARRAY后，DI=1,习题4.4,指令AND AX，7315H AND 0FFH中，两个AND有什么差别？这两个AND操作分别在什么时候执行？解答：（1）指令AND AX，7315H AND 0FFH中的第一个AND是指令系统中的逻辑“与”指令，而第二个AND是表达式中的表示逻辑“与”关系的。（2）指令AND AX，7315H AND 0FFH中的第一个AND是在CPU执行指令操作时才会执行。而第二个AND是在汇编

43、时就会将7315H和 0FFH 作逻辑“与”运算，得到结果0015H。然后执行第一个AND指令，完成AX的内容与0015H的逻辑“与”运算。,习题4.5,设BX=1034H，则执行下列指令：MOV AX，BX AND 0FFHMOV CX，BX EQ 1234H后，AX和CX各多少？若BX=1234H，则结果如何？解答（1）BX AND 0FFH=0034H（2）0034H AX=0034H（3）BX EQ 1234H=0000H（4）0000H CX=0000H结果：AX=0034H；CX=0000H 若BX=1234H，则结果：AX=0034H；CX=FFFFH,习题4.6,设已知语句为：

44、ORG 0024HDATA1 DW 4，12H，$+4(0028H+04H=002CH)则执行指令MOV AX，DATA1+4后AX的值是多少？解答：（1）DATA1+4=0024H+04H=0028H（2）0028H=002CH AX=002CH,0024H 04H0025H 00H0026H 12H0027H 00H0028H 2CH0029H 00H,习题4.7,已知数据定义语句为：BUFFER DB 16 DUP（0，2 DUP（1）则其中字数据单元内容为0100H的单元数是多少？解答：字数据单元内容为0100H的单元数是16个,00H01H01H00H01H01H00H01H01H0

45、0H01H01H,16 DUP 16组,16组,习题4.8,要在以DA1为首地址的数据区中依次存放下列数据;A,B,0,0,C,D,0,0请分别用DB，DW和DD语句实现。解答：（1）DA1 DB A,B,0,0,C,D,0,0（2）DA1 DW BA,0,DC,0（3）DA1 DD BA,DC,习题4.9,试按下列要求在数据段中依次书写各数据定义语句：（1）以DA1为首字节的连续存储单元中存放20H个重复的数据序列：2，3，10个4，一个7。（2）DA2为字符串变量，用字变量（DW）设置一字符串；STUDENTS（按次顺序存放在各单元中）。（3）用等值语句给符号COUNT赋值以DA1为首地址

46、的数据区共占有的字节数，此等值语句必须放在最后一语句。解答：（1）DA1 DB 20H DUP（2，3，10 DUP（4），7）（2）DA2 DW TS，DU，NE，ST，（3）COUNT EQU DA2-DA1,习题4.10,下面程序段是实现从键盘输入十个一位10进制数后累加，最后累加和以非压缩BCD码形式存放在AH（高位）和AL（低位）中。试把程序段中所空缺的指令填上。XOR BX,BX;BX清零MOV CX,10;传送数据长度LOP:MOV AH,01H;中断INT 21H的01H号调用INT 21H;中断调用P172,键入值送入AL中MOV AH,BH;将BH的内容传AHADD AL,

47、BL;BL与AL的值相加,结果在AL中AAA;非压缩BCD码加法调整MOV BX,AX;累加结果送BXLOOP LOP;CX-1CX,判断CX0,则转,习题4.11,下面程序段的功能是把DA1数据区的0-9转换为对应的ASC码.DA1 DB 00H,01H,02H,03H,04H,05H,06H,07H,08H,09H ASCI DB 10 DUP(?)CUNT=ASCI-DA1LEA SI,DA1;送数组DA1的首地址偏移量到SILEA DI,ASCI;送数组ASCI的首地址偏移量到DI MOV CX,CUNT;送数组DA1的长度LOP1:MOV AL,SI;取数ADD AL,30H;或者O

48、R AL,30H;加30H变成ASC码MOV DI,AL;转换后存入数组ASCIINC SI;源数据地址加1INC DI;目的数据地址加1LOOP LOP1;CX-1CX,判断CX0,则转,习题4.12,BUFF DB ABD$QC%$A.XYZ;定义数组BUFFCONT DB EQU$-BUFF;定义长度CLD;方向标志DF=0串操作增量LEA DI,BUFF;送数组BUFF的首地址偏移量到DIMOV CX,CONT;送数组BUFF的长度到CXMOV AL,$;送$的ASC码到ALXOR DX,DX;DX清零NEXT:REPNZ SCASB;P102,串扫描AL-ES:DI,若CX0且ZF=

49、0则重复执行;若CX=0或ZF=1,退出重复,停止串操作CMP CX,0;CX-0,CX内容与0比较JZ K1;P111,等于/为零,则转移到K1INC DX;DX加1JMP NEXT;转NEXTK1:上述程序运行后,DX中的值表示的意义是什么?答:上述程序运行后,DX中的值表示的是字符串中符号$的个数,习题4.13,设A,B是长度为10的字节数组,用串操作指令编写程序实现AB两数组内容的相互交换.试完善程序.DATA SEGMENTA DB 1,2,3,4,5,6,7,8,9,0AHORG 0010HB DB 0AH,9,8,7,6,5,4,3,2,1DATA ENDSLEA SI,ALEA

50、 DI,BMOV CX,10,LOP:LODSBXCHG AL,DIXCHG SI,DIDEC DISTOSBXCHG SI,DIINC DILOOP LOP,习题4.14,现有一子程序：SUB1:PROCTEST AL,80H(1000 0000B);AL的值与80H相“与”,判断正负JE PLUS;如果AL的首位为0(即为正),则转移到PLUS;如果AL为负，则顺序执行TEST BL,80H;判断BL的值的正负JNE EXITO;如果BL的首位为1(为负),则转移到EXITO;如果BL为正,则顺序执行JMP XCHANGE;转移到XCHANGE PLUS:TEST BL,80H;判断BL的