3199.等精度频率计设计.doc

《3199.等精度频率计设计.doc》由会员分享，可在线阅读，更多相关《3199.等精度频率计设计.doc（8页珍藏版）》请在三一办公上搜索。

1、等精度频率计 摘要：本设计以单片机和FPGA构成的最小系统为核心,以89C52单片机作为控制中心，汇编语言编程。FPGA 主芯片是Altera 公司的Cyclone 系列的EP1C6Q240C8，VHDL语言编程， 内设双向口，等精度测频模块，键盘编码扫描模块等。测频模块的片外输入采用带宽运放OPA637放大，并使用TL3116 和 LM311构建迟滞比较器整形为方波信号送入FPGA内由可编程逻辑组建的测频单元运算；显示采用TC6963C控制液晶显示模块；等精度测量法。工作电路板使用8051&FPGA 板。结果表明各项功能均达到要求，具有低功耗的特点。关键字： 等精度测量 程控放大 周期测量

2、一 方案设计 1.设计方案论证将信号比较整形为等频率的方波，再送入 FPGA内进行频率测量。 方案一：直接测频法。在确定的闸门时间内，利用计数器记录待测信号通过 的周期数，从而计算出待测信号的频率。此方案对低频信号测量的精度很低，较 适合于高频信号的测量。 方案二：测周法。以待测信号为门限，记录在此门限内的高频标准时钟的数 量，从而计算出待测信号的频率。但被测信号频率过高时，由于测量时间不足会存在精度不够的问题，此方案适于低频信号的测量。 方案三：等精度测频法。其精确门限由被测信号和预制门控制共同控制，测量精度与被测信号的频率无关，只与基准信号的频率和稳定度有关，因此可以保证在整个测量频段内测

3、量精度不变。因此我们选取方案三。 2系统方案设计 在本设计中，单片机的所有控制信号及数据接受和发送都是通过FPGA完成的，因此首先在FPGA内通过两片74373锁存芯片构成双向口电路，为两者搭建信号通道。 根据题目要求，频率测量范围要求从1赫兹到35兆赫兹，采用分段处理的方法， 对高低频分别采用不同的比较整形电路。FPGA内部特别设计乘法器与除法器。被测频率信号与100M时钟信号（40M标准时钟信号倍频后所得）计数所得的两路32位数据，经过乘除法运算后，将最终获得的被测信号的频率值送入单片机内 ，单片机控制液晶显示器显示。系统方框图：二 理论分析：2.1 等精度测频率在测量过程中，被测信号与使

4、能信号接入一个D触发器，此时使能信号功能相当于一个闸门，控制计数器的开始。同时将被测信号与闸门信号一同进入计数器。当被测信号的第一个上升沿脉冲来时，闸门信号也为上升沿，从而开始计数，当使能信号变为跳变为低电平的时刻，此时被测信号的上升沿控制闸门信号跳变为低电平，这样就保证了闸门信号内所计数是被测信号周期的整数倍。对被测信号频率的计算公式： Fsin=Na*Fs/Nb Fsin：被测信号频率，Na:被测信号所得频率计数，Fs：100M ，Nb：标准时钟信号所得频率计数。由于闸门信号时间长正好是被测信号周期的整数倍，所以Na不存在误差，而Nb存在+1.-1的误差，因此系统的相对误差为：当T1s，F

5、s=100M时Fsin1/100000000HZ;符合题目要求。但是当低频段的频率低于闸门信号频率时则无法计算出频率。 2.2等精度测周期在测量周期的时候，首先将时间单位设置为纳秒输出，这样，根据计算公式Tsin=1/Fsin=Nb/Na*10(ns),可在乘法器，除法器链接一个选择输出电路。完成由频率到周期的转换。三电路与程序设计一 电路设计电路设计包括六个主要部分：程控放大电路，比较整形电路，双向口电路，等精度测量，计算器，按键编码及扫描电路。1.程控放大电路为了检测有效值为0.005V-5V信号的频率（即Vp-p范围0.014V-14V），而高频比较器TL3116能检测的最小信号幅度Vp

6、-p=0.8V，因次需要对信号程控放大，当测得信号的幅度Vp-p0.1V是，设定放大倍数为120倍，当0.1Vp-p1V时设定放大倍数为1倍。以MAX309为模拟开关，用OPA637接成一级同相放大器进行10倍增益放大，用两级OPA637级联进行120倍放大。原理图如下： 2.比较整形电路由于在测频率及周期部分没有宽带有1HZ-35MHZ的比较器，所以采用分段处理的方法实现整个频带的测量。为了防止干扰的误翻转，我们采用了带正反馈的滞回比较电路。在反向输入时，其正向阈值电压 ，对应比较后信号的下降沿。负向阈值电平为0V，对应于比较后信号的上升沿。故输出信号的上升沿仍需过零比较。其原理图如下： 3

7、.双向口电路在本设计方案的硬件电路板中，由于单片机并没有直接与键盘，液晶显示，外界扩展芯片等器件相连接，而是将所有连线均与FPGA连通，单片机不能直接控制这些器件，因此有必要构建双向口电路。FPGA内部的双向口电路有两片74373锁存芯片构成，当单片机进行读操作时，片选信号选通控制读入的74373芯片，未被选通的另外一块74373芯片则阻止数据的写入。电路原理图如下： 双向口电路原理图 4.键盘编码及扫描电路 键盘电路控制3*6矩阵键盘，3个特殊功能键及三个拨动开关。键盘控制电路的内部时钟频率需要较低，因此首先要将标准时钟做20000分频后，再作为其时钟信号。当有按键按下时，进入读按键中断程序

8、，单片机控制片选按键扫描电路并编码所需各路高低电平输入该扫描模块，扫描电路接受数据并编码对照，将确定后的按键代码输出并发出中断信号以便做下一步处理。电路原理图如下： 按键编码及扫描电路 5.等精度测量模块等精度测量过程是将被测信号与40M标准时钟信号同时输入该模块，在闸门信号内同时对被测频率与标准时钟信号计数。闸门信号是用于保证被测频率从其输入的第一个上升沿开始，最后一个脉冲的下一个上升沿结束。将两个计数结果分别以64路二进制数输出，其中高32位为被测信号的计数结果，低32位是40M标准时钟信号的计数结果。电路原理图： 等精度测量模块 6.计算器计算器的主要构成是乘法器，除法器及数据切换单元，

9、数据切换单元用于选择计算频率或周期，当输入信号f为高电平是计算器给出频率计算结果，当f为低电平时计算器给出周期的计算结果。原理图如下所示：二程序设计程序设计部分包括单片机功能控制和FPGA数据处理，单片机通过键盘对FPGA进行控制，实现对输入信号的频率测量，闸门信号的产生，键盘按键的确定，存储及液晶的显示。单片机作为整体控制部分，主要进行供能性控制与设置，并通过液晶显示器构成人机交互界面；FPGA作为数据部分的逻辑控制，主要进行数据的采集与处理，其重点部分包括等精度测频，键盘编码及扫描，时钟控制，数据存储，数据回放，数据运算等。软件流程图如下： 四测试结果与误差分析一测试方法及数据1.测频，测

10、相输入信号频率范围测试由函数发生器产生一个频率Vrms=1.5V的正弦信号，改变信号频率。2. 测频，测周输入信号幅度范围测试由函数发生器分别产生F=1HZ。10MHZ的正弦信号，改变信号殴打幅度。表1 输入信号频率范围测试数据频率真实值1HZ1KHZ100KHZ1MHZ35MHZ测试值（HZ） 误差表2 输入信号幅度范围测试数据幅度有效值1HZ1KHZ100KHZ1MHZ35MHZ 误差二 误差分析 频率测量采用等精度测频法，计算在精确门限内的高频标准脉冲个数和待测信号的周期数。对于高频标准脉冲的计数可能会产生1的误差。但是由于我们采用 100M 的高频脉冲，在闸门时间为 1s 的情况下，根

11、据公式(1),误差可以控制在以内，甚至达到 。实际上，我们测试的结果也证实了这一点。 三改进措施 在单片机的运算能力范围内，使用频率更高的晶振，可以减小系统误差。 在小信号测量时，采用一定的数字信号处理技术，如进行软件滤波等，可以降低外界环境对小信号的干扰对测量的影响。 用一级仪器放大器对小信号进行处理，仪器放大器的共模抑制比很高，对于小信号处理效果很好。这样改进，可以再度降低被测信号的幅度。 五附录硬件电路板构成：该板主要包括电源输入、单片机、FPGA、FPGA 配置芯片、RS232 接口、JTAG 接口、RAM、外围接口、键盘和液晶显示模块。电路板示意图如下：说明：上图中FPGA 配置芯片

12、,62256,电源电路三个模块，在实际电路板上都在点阵显器下方，板上的40MHz 时钟由有源晶振提供，晶振在板的背面。8051&FPGA 板的电源由专用9V 电源供给， 板上FPGA 的电源分别为3.3V 和1.5V，是用专用电源芯片转换得到，同时还转换得到5V 电源供单片机和输出用，电源的输入电流最大3A，但不应小于2A,因为大容量的FPGA 在大负荷和资源使用较多时需要的电流较大。使用的单片机只需要与8051 的管脚完全兼容的单片机就可以，例如89 系列、87 系列等。FPGA 主芯片是Altera 公司的Cyclone 系列的EP1C6Q240C8，FPGA 配置芯片为Altera 公司

13、的EPCS1。该板上的时钟信号有两个，一个是22.1184MHz 的时钟源，用于单片机；另一个是40MHz 的时钟源，这一频率可通过分频得到低频率时钟，也可通过FPGA上自带的数字锁相环倍频得到高频率时钟。下载接口（JTAG 和AS）主要是为了给FPGA 主芯片进行在系统配置以及给FPGA 配置芯片进行在系统编程。板上的FPGA 主芯片EP1C6Q240 采用JTAG 接口进行数据配置，配置芯片EPCS1 采用AS 接口进行配置，下载目标器件的选择在QUARTUS II 软件中选定。RS232 接口为9 孔DB 头，母接口，因此只需普通串口通讯电缆（双公接头），便可以直接与计算机串口相连。板上左侧还有扩展接口，该扩展接口为2 个40 针的插座，在每个扩展接口中包含2 个+5V 电源，2 个地线，36 个GPIO，GPIO 全部有FPGA 引出。此外板上还有一个3*6 阵列键盘、1*3 GPIO键盘，1*3 拨码开关和一个128*64 点阵型液晶显示资源以及32KB 的SRAM 存储资源。