1集成电路设计概述.ppt

《1集成电路设计概述.ppt》由会员分享，可在线阅读，更多相关《1集成电路设计概述.ppt（83页珍藏版）》请在三一办公上搜索。

1、第一章 集成电路设计概述,1.1 集成电路（IC）的发展,芯片，现代社会的基石,PDA：掌上电脑,内存条,手机,计算机,主板,数码相机,集成电路,Integrated Circuit，缩写IC IC是通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互连，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。,集成电路芯片显微照片,集成电路芯片键合,各种封装好的集成电路,晶体管的发明,1946年1月，Bell实验室正式成立半导体研究小组：W.Schokley，J.Bardeen、W.H.BrattainBa

2、rdeen提出了表面态理论，Schokley给出了实现放大器的基本设想，Brattain设计了实验；1947年12月23日，第一次观测到了具有放大作用的晶体管；1947年12月23日第一个点接触式NPN Ge晶体管发明者：W.Schokley J.Bardeen W.Brattain,获得1956年Nobel物理奖,获得1956年Nobel物理奖,集成电路的发明,1952年5月，英国科学家G.W.A.Dummer第一次提出了集成电路的设想。1958年以德克萨斯仪器公司（TI）的科学家基尔比(Clair Kilby)为首的研究小组研制出了世界上第一块集成电路，并于1959年公布了该结果。锗衬底上

3、形成台面双极晶体管和电阻，总共12个器件，用超声焊接引线将器件连起来。,获得2000年Nobel物理奖,获得2000年Nobel物理奖,集成电路的发明,平面工艺的发明1959年7月，美国Fairchild 公司的Noyce发明第一块单片集成电路：利用二氧化硅膜制成平面晶体管，用淀积在二氧化硅膜上和二氧化硅膜密接在一起的导电膜作为元器件间的电连接(布线)。这是单片集成电路的雏形，是与现在的硅集成电路直接有关的发明。将平面技术、照相腐蚀和布线技术组合起来，获得大量生产集成电路的可能性。,第一块单片集成电路,集成电路中几个重要的参数,特征尺寸：集成电路器件中最细线条的宽度，对MOS器件常指栅极所决定

4、的沟导几何长度，是一条工艺线中能加工的最小尺寸。反映了集成电路版图图形的精细程度，特征尺寸的减少主要取决于光刻技术的改进（光刻最小特征尺寸与曝光所用波长）。硅园片直径：考虑到集成电路的流片成品率和生产成本，每个硅园片上的管芯数保持在300个左右。,现代集成电路发展的特点：,特征尺寸越来越小（45nm）硅圆片尺寸越来越大（8inch12inch）芯片集成度越来越大（2000K）时钟速度越来越高（500MHz）电源电压/单位功耗越来越低（1.0V）布线层数/I/0引脚越来越多（9层/1200）,集成电路的发展,表1 CMOS工艺特征尺寸发展进程,集成电路的发展,小规模集成（SSI）中规模集成（MS

5、I）大规模集成（LSI）超大规模集成电路(VLSI)特大规模集成电路(ULSI)GSI SoC。,IC在各个发展阶段的主要特征数据,摩尔定律（Moores Law）,Min.transistor feature size decreases by 0.7X every three yearsTrue for at least 30 years!(Intel公司前董事长Gordon Moore首次于1965提出)后人对摩尔定律加以扩展：集成电路的发展每三年工艺升级一代；集成度翻二番；特征线宽约缩小30左右；逻辑电路（以CPU为代表）的工作频率提高约30。,Intel公司CPU发展,Intel公司

6、CPU发展,Year of introductionTransistors400419712,250800819722,500808019745,0008086197829,0002861982120,0003861985275,000486DX 19891,180,000Pentium 19933,100,000Pentium II 19977,500,000Pentium III 199924,000,000Pentium 4 200042,000,000,Intel 公司第一代CPU4004,电路规模：2300个晶体管生产工艺：10um最快速度：108KHz,Intel 公司CPU386

7、TM,电路规模：275,000个晶体管生产工艺：1.5um最快速度：33MHz,Intel 公司最新一代CPUPentium 4,电路规模：4千2百万个晶体管生产工艺：0.13um最快速度：2.4GHz,摩尔定律还能维持多久？,经过30多年，集成电路产业的发展证实了摩尔定律的正确性，但是摩尔定律还能有多长时间的生命力？集成电路的特征尺寸：130nm90nm60nm45nm30nm?量子效应集成电路光刻费用急剧增加,数十万甚至上百万美元！,器件结构类型集成度使用的基片材料电路的功能应用领域,1.2 集成电路的分类,一、按器件结构类型分类,1、双极集成电路通常由NPN和PNP两种类型的双极性性晶体

8、管组成，优点：速度快，驱动能力强缺点：功耗较大，集成度低2、金属-氧化物-半导体(MOS)集成电路：主要由MOS晶体管构成，包含NMOS和PMOS中的一种或两种类型优点：输入阻抗高，功耗低，抗干扰能力强且适合大规模集成CMOS：包含互补的NMOS和PMOS两类器件，静态功耗几乎为零，输出逻辑电平可为高低电源电压、上升和下降时间处于同数量级（广泛应用，成为当前集成电路的主流之一）3、双极-MOS(BiMOS)集成电路：是同时包括双极和MOS晶体管的集成电路。综合了双极和MOS器件两者的优点，但制作工艺复杂。管芯中大部分采用CMOS，外围接口采用双极型Bipolar，做到功耗低、密度大，电路输出驱

9、动电流大,集成度：每块集成电路芯片中包含的元器件数目,按晶体管数目划分的集成电路规模,二、按集成度分类,单片集成电路 是指电路中所有的元器件都制作在同一块半导体基片上的集成电路。在半导体集成电路中最常用的半导体材料是硅，除此之外还有GaAs等。混合集成电路 厚膜集成电路用丝网漏印、高温烧结成膜、等离子喷涂等厚膜技术将组成电路的电子元器件以膜的形式制作在绝缘基片上所构成的集成电路薄膜集成电路用真空蒸发、溅射、光刻为基本工艺的薄膜技术,三、按使用的基片材料分类,混合集成电路：从半导体集成电路、厚膜集成电路、薄膜集成电路、分立元器件中任取两种或两种以上电路封装在一个模块中完成一定的电路功能,数字集成

10、电路(Digital IC)：是指处理数字信号的集成电路，即采用二进制方式进行数字计算和逻辑函数运算的一类集成电路。模拟集成电路(Analog IC)：是指处理模拟信号(连续变化的信号)的集成电路，通常又可分为线性集成电路和非线性集成电路：线性集成电路：又叫放大集成电路，如运算放大器、电压比较器、跟随器等。非线性集成电路：如振荡器、定时器等电路。数模混合集成电路(Digital-Analog IC)：例如 数模(D/A)转换器和模数(A/D)转换器等。,四、按电路的功能分类,标准通用集成电路 通用集成电路是指不同厂家都在同时生产的用量极大的标准系列产品。这类产品往往集成度不高，然而社会需求量大

11、，通用性强。74 系列，4000系列,Memory芯片，CPU 芯片等专用集成电路 根据某种电子设备中特定的技术要求而专门设计的集成电路简称ASIC，其特点是集成度较高功能较多，功耗较小，封装形式多样。玩具狗芯片；通信卫星芯片；计算机工作站CPU中存储器与微处理器间的接口芯片,五、按应用领域分类,第一章 集成电路设计概述,1.3 无生产线集成电路设计技术Fabless IC Design Technique,IDM与Fabless集成电路实现,集成电路发展的前三十年中，设计、制造和封装都是集中在半导体生产厂家内进行的，称之为一体化制造(IDM，Integrated Device Manufac

12、ture)的集成电路实现模式。近十年以来，电路设计、工艺制造和封装开始分立运行，这为发展无生产线（Fabless）集成电路设计提供了条件，为微电子领域发展知识经济提供了条件。,1.3 无生产线集成电路设计技术,Layout,Chip,Designkits,Internet,Foundry,Fabless,设计单位,代工单位,Relation of F&F(无生产线与代工的关系),国内主要Foundry(代客户加工)厂家,1.4 代工工艺,国内新建Foundry(代客户加工)厂家,上海中芯国际：8”,0.25m,2001.10宏 力：8”,0.25m,2002.10华虹-II：8”,0.25m,

13、筹建台积电TSMC在松江建厂北京首钢NEC筹建8”,0.25m天津Motolora,8”,0.25m联华UMC在苏州建厂,境外可用Foundry工艺厂家,芯片工程与多项目晶圆计划,Many ICs for different projects are laid on one macro-IC and fabricated on wafersThe costs of masks and fabrication is divided by all users.Thus,the cost paid by a single project is low enough especially for R&

14、DThe risk of the ICs R&D becomes low,Single ICMacro-IC MPW(layout)(layout/masks)(wafermacro-chip single chip),Chip1,Chip1,Chip6,Chip2,Chip5,Chip4,Chip3,$30 000,$30 000,$5 000,MPW:cost,多项目晶圆技术降低研发成本,集成电路设计需要的知识范围,系统知识计算机/通信/信息/控制学科电路知识更多的知识、技术和经验工具知识任务和内容相应的软件工具工艺知识元器件的特性和模型/工艺原理和过程,“自底向上”（Bottom-up）

15、“自底向上”的设计路线，即自工艺开始，先进行单元设计，在精心设计好各单元后逐步向上进行功能块、子系统设计，直至最终完成整个系统设计。在模拟IC和较简单的数字IC设计中，大多仍采用“自底向上”的设计方法。“自顶向下”（Top-down）其设计步骤与“自底向上”步骤相反。设计者首先进行行为设计；其次进行结构设计；接着把各子单元转换成逻辑图或电路图；最后将电路图转换成版图。,集成电路设计步骤,VLSI数字IC的设计流图,模拟IC的设计流程图,全定制方法（Full-Custom Design Approach）半定制方法（Semi-Custom Design Approach）定制法 可编程逻辑器件（

16、PLD：Programmable Logic Device）设计方法,1.4 集成电路设计方法,全定制集成电路（Full-Custom Design Approach）适用于要求得到最高速度、最低功耗和最省面积的芯片设计。即在晶体管的层次上进行每个单元的性能、面积的优化设计，每个晶体管的布局/布线均由人工设计，并需要人工生成所有层次的掩膜（一般为13层掩膜版图）。对每个器件进行优化，芯片性能获得最佳，芯片尺寸最小。,一、全定制方法,全定制集成电路优点：所设计电路的集成度最高面积利用率高，速度快，功率低产品批量生产时单片IC价格最低可以用于模拟集成电路的设计与生产缺点：设计复杂度高/设计周期长费

17、用高应用范围集成度极高且具有规则结构的IC（如各种类型的存储器芯片）对性能价格比要求高且产量大的芯片（如CPU、通信IC等）模拟IC/数模混合IC,二、半定制方法,半定制集成电路（Semi-Custom Design Approach）即设计者在厂家提供的半成品基础上继续完成最终的设计，只需要生成诸如金属布线层等几个特定层次的掩膜。根据需求采用不同的半成品类型。,半定制的设计方法 分为门阵列（GA：Gate Array）法和门海（GS：Sea of Gates）法两种：门阵列（GA：Gate Array）有通道门阵列：就是在一个芯片上将预先制造完毕的形状和尺寸完全相同的逻辑门单元以一定阵列的形

18、式排列在一起，每个单元内部含有若干器件，阵列间有规则布线通道，用以完成门与门之间的连接。未进行连线的半成品硅圆片称为“母片”,半定制方法,“母片”的示意图：,门 海,门海（SOC：Sea-of-Gate）无通道门阵列：也是采用母片结构，它可以将没有利用的逻辑门作为布线区，而没有指定固定的布线通道，以此提高布线的布通率并提供更大规模的集成度。门海设计技术是把由一对不共栅的P管和N管组成的基本单元铺满整个芯片（除I/O区外），基本单元之间无氧化隔离区，布线通道不确定，宏单元连线在无用器件区上进行。,门海示意图,门阵列生产步骤：（1）母片制造（2）用户连接和金属布线层制造,门阵列法设计流程图,门阵列

19、方法的设计特点：设计周期短，设计成本低，适合设计适当规模、中等性能、要求设计时间短、数量相对较少的电路。不足：设计灵活性较低；门利用率低；芯片面积浪费。门海方法的设计特点：门利用率高，集成密度大，布线灵活，保证布线布通率。不足：仍有布线通道，增加通道是单元高度的整数倍，布线通道下的晶体管不可用。,定制法包括：标准单元（SC：Standard Cell）积木块（BB：Building Block Layout）1）标准单元法 概念：从标准单元库中调用事先经过精心设计的逻辑单元，排列成行，行间留有可调整的布线通道，再按功能要求将各内部单元以及输入/输出单元连接起来，形成所需的专用电路。芯片布局：芯

20、片中心是单元区，输入/输出单元和压焊块在芯片四周，基本单元具有等高不等宽的结构，布线通道区没有宽度的限制，利于实现优化布线。,三、定制方法,标准单元,标准单元法与门阵列法比较,SC法设计流程与GA法相似，但有若干基本的不同点：(1)在门阵列法中逻辑图是转换成门阵列所具有的单元或宏单元，而标准单元法则转换成标准单元库中所具有的标准单元。(2)门阵列设计时首先要选定某一种门复杂度的基片，因而门阵列的布局和布线是在最大的门数目、最大的压焊块数目、布线通道的间距都确定的前提下进行的。标准单元法则不同，它的单元数、压焊块数取决于具体设计的要求，而且布线通道的间距是可变的，当布线发生困难时，通道间距可以随

21、时加大，因而布局和布线是在一种不太受约束的条件下进行的。(3)门阵列设计时只需要定制部分掩膜版，而标准单元设计后需要定制所有的各层掩膜版。,标准单元法与门阵列法相比的优点：,(1)芯片面积的利用率比门阵列法要高。芯片中没有无用的单元，也没有无用的晶体管。(2)可以保证100的连续布通率。(3)单元能根据设计要求临时加以特殊设计并加入库内，因而可得到较佳的电路性能。(4)可以与全定制设计法相结合。在芯片内放入经编译得到的宏单元或人工设计的功能块。,标准单元法也存在不足：,(1)原始投资大：单元库的开发需要投入大量的人力物力；当工艺变化时，单元的修改工作需要付出相当大的代价，因而如何建立一个在比较

22、长的时间内能适应技术发展的单元库是一个突出问题。(2)成本较高：由于掩膜版需要全部定制，芯片的加工也要经过全过程，因而成本较高。只有芯片产量达到某一定额(几万至十几万)，其成本才可接受。,2）积木块法(BB)又称 通用单元设计法。与标准单元不同之处是：第一，它既不要求每个单元（或称积木块）等高，也不要求等宽。每个单元可根据最合理的情况单独进行版图设计，因而可获得最佳性能。设计好的单元存入库中备调用。第二，它没有统一的布线通道，而是根据需要加以分配。,通用单元法示意图,BB单元：较大规模的功能块（如ROM、RAM、ALU或模拟电路单元等），单元可以用GA、SC、PLD或全定制方法设计。BB布图特

23、点：任意形状的单元（一般为矩形或“L”型）、任意位置、无布线通道。BB方法特点：较大的设计自由度，可以在版图和性能上得到最佳的优化。布图算法 在发展中，通道不规则，连线端口在单元四周，位置不规则。,四、可编程逻辑器件设计方法（PLD：Programmable Logic Device）,可编程逻辑器件（PLD）的分类：按集成度分：1.低密度可编程逻辑器件（LDPLD）：PROM（Programmable read only memory）：可编程只读存储器PLA（Programmable Logic Array）：可编程逻辑阵列 PAL（Programmable Array Logic）：可编

24、程阵列逻辑 GAL（General Array Logic）：通用阵列逻辑2.高密度可编程逻辑器件（HDPLD）：CPLD（Complex Programmable Logic Device）：复杂可编程逻辑器件FPGA（Field Programmable Gate Array）：现场可编程门阵列,按照编程工艺划分可编程逻辑器件可分为四个种类：1.熔丝或反熔丝编程器件。PROM器件、Xilinx公司的XC5000系列器件和Actel的FPGA器件等采用这种编程工艺。,熔丝（Fuse）编程时把熔丝编程器件的熔丝烧断。反熔丝技术则相反，编程前，编程器件呈现十分高的阻抗(100M),当加上编程电压

25、时，则建立低电阻(500)，处于永久的导通状态，因而是一次性编程的,2.U/EPROM编程器件，即紫外线擦除/电可编程器件，大多数FPGA和CPLD用这种编程方式，在器件外壳上有透明的石英窗口，用紫外线（或X射线）照射，即可完成擦除操作。3.E2PROM编程器件，即电擦写编程器件。GAL器件用这种编程方式4.SRAM编程器件。Xilinx公司的FPGA是这类器件的代表,可编程逻辑器件的结构,与阵列和或阵列是PLD器件的主体，逻辑函数靠它们实现,宏单元,可编程逻辑器件的结构,与或阵列在PLD器件中只能实现组合逻辑电路的功能，PLD器件的时序电路功能则由包含触发器或寄存器的逻辑宏单元实现，宏单元也

26、是PLD器件中的一个重要的基本结构。宏单元的作用：（1）提供时序电路需要的寄存器或触发器（2）提供多种形式的输入/输出方式（3）提供内部信号反馈，控制输出逻辑极性（4）分配控制信号，如寄存器的时钟和复位信号，三态门的输出使能信号,PLD中常用逻辑符号的含义,在图(a)中,多个输入端“与”门只用一根输入线表示，称乘积线。输入变量A、B、C的输入线和乘积线的交点有三种情况：(1)黑点“”表示该点为固定连接点，用户不能改变。(2)叉点“”表示该点为用户定义编程点，出厂时此点是接通的,用户可根据需要断开或保持接通。(3)既无黑点“”也无叉点“”时，表示该点是断开的或编程时擦除的，其对应的变量B不是“与

27、”门的输入量。,PLD阵列中的逻辑符号,可编程逻辑器件设计方法,概念：用户通过生产商提供的通用器件，自行进行现场编程和制造，或者通过对“与”、“或”矩阵进行掩膜编程，构造所需的专用集成电路,四种简单PLD器件的比较,PROM的阵列图,固定“与”阵列,可编程“或”阵列,用PROM 产生一组逻辑函数,固定“与”阵列,可编程“或”阵列,例1:试用PROM产生一组逻辑函数。,(3)由Y0 Y2最小项画出PROM的编程阵列图,用PROM 产生一组逻辑函数,固定“与”阵列,可编程“或”阵列,可编程逻辑阵列（PLA）,PLA与PROM的结构相似，其区别在于PLA译码器部分也可由用户自己编程。,PLA阵列图,

28、可编程“或”阵列,可编程“与”阵列,例2:试用PLA产生例2的一组逻辑函数。,用PLA产生一组逻辑函数,可编程“与”阵列,与PROM阵列的编程相比PLA的编程简捷得多,可编程“与”阵列,通用阵列逻辑（GAL）,通用阵列逻辑（GAL）是一种可多次编程、可电擦除的通用逻辑器件，它具有功能很强的可编程的输出级，能灵活地改变工作模式。,GAL既能用作组合逻辑器件，也能时序逻辑器件；其输出引脚既能用作输出端，也能配置成输入端。此外，它还可以设置加密位。,可编程输入/输出模块（IOB，I/O block）可编程逻辑模块（CLB configurable Logic block）可编程的互连资源（IR，in

29、terconnect Resource）用于存放编程数据的静态存储器,现场可编程门阵列（FPGA）,基于可编程逻辑器件的设计步骤,设计输入,功能仿真,编程,设计实现,时序仿真,器件测试,设计输入是设计者将所设计的系统或电路以编程软件要求的某种形式表示出来，并送入计算机的过程。输入对象：原理图、硬件描述语言和波形图。从设计输入完成以后到编程文件产生的整个编译、适配过程称为设计处理或设计实现编程是将编程数据放到具体的PLD中去，对于陈列型PLD来说，是将JED文件“下载”到PLD中去,1.5 电子设计自动化技术概论,随着IC集成度的不断提高，IC规模越来越大、复杂度越来越高，采用CAD辅助设计是必

30、然趋势。第一代IC设计CAD工具出现于20世纪60年代末70年代初，但只能用于芯片的版图设计及版图设计规则的检查。第二代CAD系统随着工作站(Workstation)的推出，出现于80年代。其不仅具有图形处理能力，而且还具有原理图输入和模拟能力。如今CAD工具已进入了第三代，称之为EDA系统。其主要标志是系统级设计工具的推出和逻辑设计工具的广泛应用。,工作站平台上的主流EDA软件,Cadence EDA软件,数字系统模拟工具Verilog-XL；电路图设计工具Composer；电路模拟工具Analog Artist；射频模拟工具Spectre RF；版图编辑器Virtuoso Layout；布

31、局布线工具Preview；版图验证工具Dracula等,Synopsys EDA软件,以它的综合工具而称著。综合平台 DC Ultra布局布线系统 Apollo-II三维全芯片参数提取 Star-RCXT层次化物理验证 Hercules门级静态时序分析 PrimeTime高质量的IP库 DesignWare Library自动测试向量生成 TetraMAX ATPG。,Mentor graphics EDA软件,具有EDA全线产品，包括：仿真工具Eldo、ModelSim等;验证工具Calibre 系列；IC设计工具icstudio；FPGA设计系统;IC测试软件FastScan、DFT、DF

32、M等;PCB设计系统,Zeni EDA软件,九天（Zeni）系统是熊猫（Panda）系统的改进版，由我国在80年代后期自主开发，面向全定制和半定制大规模集成电路设计的EDA工具软件。覆盖了集成电路设计的主要过程，包括：基于语言的和基于图形的设计输入，各个级别的设计正确性的模拟验证（ZeniVDE）；交互式的物理版图设计（ZeniPDT）；版图正确性验以及CAD数据库（ZeniVERI）。,Silvaco EDA软件,工艺计算机辅助设计(TCAD);基于PDK(制造验证工艺设计工具)的定制IC CAD设计工艺仿真和器件仿真；SPICE 模型的生成和开发；互连寄生参数的极其精确的描述；基于物理的可靠性建模以及传统的CAD。,Tanner research 公司 Tanner EDA工具,前端设计工具-电路设计工具（S-Edit）-仿真验证工具（T-Spice）-波形分析工具（W-Edit）物理版图设计工具-L-Edit版图编辑器L-Edit交互式DRC验证工具电路驱动版图设计工具标准单元布局布线工具LVS工具提取工具节电高亮工具,作业1.特征尺寸的定义，特征尺寸主要是由什么决定的？2.集成电路有哪几种分类方法？每种分类方法中包括哪几种集成电路类型？3.分别简单说明VLSI数字集成电路、模拟集成电路的一般设计流程。,