基于可编程逻辑器件的数字抢答器 电路的设计定稿(王龙胜)word格式.doc
《基于可编程逻辑器件的数字抢答器 电路的设计定稿(王龙胜)word格式.doc》由会员分享,可在线阅读,更多相关《基于可编程逻辑器件的数字抢答器 电路的设计定稿(王龙胜)word格式.doc(48页珍藏版)》请在三一办公上搜索。
1、 西 安 邮 电 学 院 毕 业 设 计(论 文)题 目: 基于可编程逻辑器件的 数字抢答器电路的设计 学 院: 电子工程学院 系 部: 微电子学系 专 业: 集成电路设计与集成系统 班 级: 集电0701 学生姓名: 王龙胜 导师姓名: 王涛 职称: 讲师 起止时间:2011年 3月 28日至2011年 7月1日西 安 邮 电 学 院毕业设计(论文)任务书 学生姓名王龙胜指导教师王涛职称讲师学院电子工程学院系部微电子学系专业集成电路设计与集成系统题目基于可编程逻辑器件的数字抢答器电路的设计 任务与要求采用自顶向下的设计方法,使用硬件描述语言(VHDL),设计一个四路抢答器,并通过Mentor
2、公司的modelsim进行仿真。要求:1 在前期的工作中学会查阅文献资料的方法,能够尽快了解并掌握与本课题相关的一些知识,并了解国内外的研究现状。2 在此基础上,通过软件编程实现题目要求,并进行仿真,得到一些结果并对其进行正确的分析。最后如果有条件下载到硬件芯片上。3 最后通过毕业论文的撰写,达到总结和提高的目的。开始日期2011年3月28日完成日期2011年7月1日主管院长(签字)年月日西 安 邮 电 学 院毕 业 设 计 (论文) 工 作 计 划 学生姓名王龙胜指导教师王涛职称讲师学院电子工程学院系部微电子学系专业集成电路设计与集成系统题目基于可编程逻辑器件的数字抢答器电路的设计工作进程起
3、 止 时 间工 作 内 容2011.3.28-2011.4.11查阅资料了解该题目的研究现状,完成开题报告2011.4.12-2011.5.2对该课题相关的知识进行学习,掌握VHDL硬件描述语言的编程方法2011.5.3-2011.6.6针对题目要求进行编程,用计算机仿真,并对结果进行分析,得出一些有益的结果,最后如果有条件下载到硬件芯片上2011.6.7-2011.7.1论文的撰写和成稿,准备答辩主要参考书目(资料)1、PLD与数字系统设计 李辉 编著 西安电子科技大学出版社,2005.52、CPLD应用技术与数字系统设计 陈云洽 保延翔 编著 电子工业出版社,2003.53、基于Quart
4、us2 的FPGA/CPLD数字系统设计实例 周润景 图雅 张丽敏 编著 电子工业出版社4、CPLD/FPGA可编程逻辑器件应用与开发王道宪 著,国防工业出版社,2004.15、VHDL基础及经典实例开发 孟庆海 张洲 编著 西安交通大学出版社2008.46、EDA技术和应用, 陈新华著,机械工业出版社,2008.8主要仪器设备及材料计算机一台并可以上互联网,相应的仿真软件及硬件芯片论文(设计)过程中教师的指导安排每周答疑一次对计划的说明 西安邮电学院毕业设计(论文)开题报告 电子工程 学院 微电子学 系集成电路设计与集成系统 专业 2007 级 01 班课题名称: 基于可编程逻辑器件的数字抢
5、答器电路的设计 学生姓名: 王龙胜 学号:04076027指导教师: 王涛 报告日期: 2011年3月25日 1 本课题所涉及的问题及应用现状综述本课题设计一个简单的数字电路系统,运用 VHDL 硬件描述语言来设计抢答器。此抢答器功能齐全,可以实现四组的抢答判别、答题计时、答题计分功能,同时应用数码管来显示时间和分数的变化。根据本课题的要求,按照典型的 EDA 设计思路,对抢答器系统进行需求和功能分析。按自顶向下的层次进行行为级描述和数据流描述。此计时器的设计采用模块化结构,主要由以下 4 个组成,即 抢答判别模块、抢答计分模块、答题计时模块和总控制模块。在设计此抢答器时,采用模块化的设计思想
6、,使设计起来更加简单、方便、快捷。CPLD/FPGA 是近几年集成电路中发展最快的产品。可编程逻辑器件依然是集成电路中最具活力和前途的产业。采用可编程逻辑器件设计逻辑系统克服了分离逻辑器件设计的种种缺点,设计工作从低级的依赖于设计人员的智慧的实现方式,上升到能够精确地反映设计思想的高层次,设计周期,成本降低,体积减小,可靠性高。目前,可编程逻辑器件的应用十分广泛,但是主要集中在电子领域中。目前计时器的设计大都比较的复杂,所用芯片太多,造成整体的价格提高,而且软件设计比较的复杂。导致性价比不是很高,很难得到广泛的推广。基于 CPLD用 VHDL 设计的抢答器一改他们的缺点,硬件比较的简单,软件也
7、很容易。因此,实用性比较大。2本课题需要重点研究的关键问题、解决的思路及实现预期目标的可行性分析抢答器重点研究的关键问题:用硬件描述语言 VHDL 来实现每个模块的功能;系统设置外部操作开关;整个电路的设计借助于 modelsim软件设计,并运用数字逻辑电路相关理论知识,并进行仿真,得到了预期的结果。运用硬件描述语言 VHDL 来设计整个电路,系统仿真和硬件实现。 如果程序只用于仿真,那么几乎所有的语法和编程方法都可以使用。 但如果我们的程序是用于硬件实现(例如:用于 FPGA 设计),那么我们就必须保证程序“可综合”(程序的功能可以用硬件电路实现)。 不可综合的 HDL 语句在软件综合时将被
8、忽略或者报错。 我们应当牢记一点:“所有的 HDL 描述都可以用于仿真,但不是所有的 HDL 描述都能用硬件实现。解决的思路:用 VHDL语言进行自上而下的设计,就是使用 VHDL 模型在所有综合级别上对硬件设计进行说明,建模和仿真测试。其基本设计流程如下:(1) 提出设计说明书,即用自然语言表达系统项目的功能特点和技术参数等。(2) 建立 VHDL 行为模型,进一步是将设计说明书转化为 VHDL 行为模型。(3) VHDL 行为仿真。利用 VHDL 仿真器对顶层系统的行为模型进行仿真测试,检查模拟结果继而进行修改和完善。(4) VHDL_RTL 级建模。(5)前端功能仿真。(6)逻辑综合。(
9、7)测试向量生成。(8)功能仿真。(9)结构综合。(10)门级时序仿真。(11)硬件测试。实现预期目标的可行性分析:VHDL 语言具有很强的电路描述和建模能力,能从多个层次对数字系统进行建模和描述,从而大大简化了硬件设计任务,提高了设计效率和可靠性。 VHDL 具有与具体硬件电路无关和与设计平台无关的特性,并且具有良好的电路行为描述和系统描述的能力,在语言易读性和层次化结构化设计方面表现了强大的生命力和应用潜力。因此,VHDL 支持各种模式的设计方法,用 VHDL 来设计抢答器的一大优点是设计者可以专心致力于其功能的实现,而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。3完成本课题
10、的工作方案2011.3.28-2011.4.11查阅资料了解该题目的研究现状,完成开题报告2011.4.12-2011.5.2对该课题相关的知识进行学习,掌握VHDL硬件描述语言的编程方法2011.5.3-2011.6.6针对题目要求进行编程,用计算机仿真,并对结果进行分析,得出一些有益的结果,最后如果有条件下载到硬件芯片上2011.6.7-2011.7.1论文的撰写和成稿,准备答辩4指导教师审阅意见指导教师(签字): 年 月 日说明:本报告必须由承担毕业论文(设计)课题任务的学生在毕业论文(设计) 正式开始的第1周周五之前独立撰写完成,并交指导教师审阅。西安邮电学院毕业设计 (论文)成绩评定
11、表学生姓名王龙胜性别男学号04076027专 业班 级集电0701课题名称基于可编程逻辑器件的数字抢答器电路的设计课题类型硬件设计难度一般毕业设计(论文)时间2011 年3月28日7月1日指导教师王涛(职称 讲师 )课题任务完成情况论文 19 (千字); 设计、计算说明书 (千字); 图纸 (张);其它(含附件):指导教师意见分项得分:开题调研论证 分; 课题质量(论文内容) 分; 创新 分;论文撰写(规范) 分; 学习态度 分; 外文翻译 分指导教师审阅成绩:指导教师(签字): 年 月 日评阅教师意见分项得分:选题 分; 开题调研论证 分; 课题质量(论文内容) 分; 创新 分;论文撰写(规
12、范) 分; 外文翻译 分评阅成绩: 评阅教师(签字): 年 月 日验收小组意见分项得分:准备情况 分; 毕业设计(论文)质量 分; (操作)回答问题 分验收成绩:验收教师(组长)(签字): 年 月 日答辩小组意见分项得分:准备情况 分; 陈述情况 分; 回答问题 分; 仪表 分答辩成绩: 答辩小组组长(签字): 年 月 日成绩计算方法(填写本系实用比例)指导教师成绩 () 评阅成绩 () 验收成绩 () 答辩成绩 ()学生实得成绩(百分制)指导教师成绩 评阅成绩 验收成绩 答辩成绩 总评 答辩委员会意见毕业论文(设计)总评成绩(等级): 院答辩委员会主任(签字): 学院(签章) 年 月 日备注
13、目录摘要IABSTRACTII引言11可编程逻辑器件21.1可编程逻辑器件的发展历程21.2可编程逻辑器件的工艺和分类41.3 可编程逻辑器件的发展趋势51.4 EDA 技术的发展和应用62基于PLD 设计数字电路的基础知识82.1 PLD设计流程82.1.1 设计准备82.1.2 设计输入82.1.3 设计处理92.1.4 设计校验102.1.5 器件编程102.2 VHDL概述112.2.1 VHDL简介112.2.2利用VHDL语言设计数字系统的特点122.3 仿真工具Modelsim简介132.3.1 modelsim简介132.3.2 modelsim仿真步骤143 抢答器系统的设计
14、163.1设计任务163.2设计原理163.2.1 总体设计思路163.2.2 总体设计方案173.3 模块电路设计183.3.1抢答判别模块设计183.3.2抢答计时模块的设计193.3.3抢答计分模块设计193.3.4 LED显示模块的设计203.3.5顶层模块的设计214主要功能模块的仿真224.1 抢答判别模块的仿真224.2 答题计时模块的仿真224.3 答题计分模块的仿真234.4 LED显示模块仿真图234.5 顶层模块仿真图24结论25致谢26参考文献27附录28摘要本文阐述了可编程逻辑器件(PLD)的概念和发展、VHDL语言的优点并分析讲解了抢答器的各模块的功能要求、基本原理
15、以及实现方法。在此基础上用硬件描述语言VHDL编写一个抢答器电路的程序。采用自顶向下的设计方法,最后使用Modelsim软件进行仿真,并对仿真结果进行分析。本设计主要的功能是:1.对第一抢答信号的鉴别和锁存功能; 2.限时功能3.记分功能4.数码显示。关键词 可编程逻辑器件(PLD);抢答器;自顶向下的设计方法ABSTRACT This article elaborates the concept and development of PLD,explains the advantages of VHDL ,meanwhile, analysed the function request, t
16、he basic principle as well as the method of accomplishment of each parts. Then write a answering snatches program On this basis with a hardware description language VHDL. Adopting a top-down design method, and finally use Modelsim software for simulation, and analysis of the simulation results. The
17、main feature of this design are:1. Accurately identificating of the signal of the first answer and latching this signal ; 2. The time limited function3. Score function 4. Digital display fuction.KEY WORDS PLD;the answering snatches;top-down design method引言当今电子产品正向功能多元化,体积最小化,功耗最低化的方向发展。它与传统的电子产品在设计上
18、的显著区别师大量使用大规模可编程逻辑器件,使产品的性能提高,体积缩小,功耗降低.同时广泛运用现代计算机技术,提高产品的自动化程度和竞争力,缩短研发周期。EDA技术正是为了适应现代电子技术的要求,吸收众多学科最新科技成果而形成的一门新技术。EDA技术以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具,通过有关的开发软件,自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译,逻辑化简,逻辑分割,逻辑映射,编程下载等工作。最终形成集成电子系统或专用集成芯片的一门新技术。本设计利用VHDL硬件描述语言结合可编程
19、逻辑器件进行的,并通过数码管动态显示计时结果。抢答器可以由各种技术实现,如单片机等.利用可编程逻辑器件具有其他方式没有的特点,它具有易学,方便,新颖,有趣,直观,设计与实验项目成功率高,理论与实践结合紧密,体积小,容量大,I/O口丰富,易编程和加密等特点,并且它还具有开放的界面,丰富的设计库,模块化的工具以及LPM定制等优良性能,应用非常方便。因此,本设计采用可编程逻辑器件实现。1可编程逻辑器件1.1可编程逻辑器件的发展历程当今社会是数字化的社会,是数字集成电路广泛应用的社会。数字集成电路本身在不断地进行更新换代,它由早期的电子管、晶体管、小中规模集成电路,发展到超大规模集成电路(VLSI)以
20、及许多具有特定功能的专用集成电路。但是,随着微电子技术的发展,设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路ASIC(Application Specific IC)芯片,而且希望ASIC的设计周期尽可能短,最好是在实验室里就能设计出合适的ASIC芯片,并且能立即投入实际应用之中。因而出现了现场可编程逻辑器件(FPLD),其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。早期的可编程逻辑器件只有可编程只读存储器(PROM)、紫外线可擦除只读存储器(EPROM)和电可擦除只读存储器(EEPROM)3种。由于结构的限制
21、,它们只能完成简单的数字逻辑功能。其后,出现了一类结构上稍复杂的可编程芯片,即可编程逻辑器件(PLD),它能够完成各种数字逻辑功能。典型的PLD由一个“与”门和一个“或”门阵列组成,而任意一个组合逻辑都可以用“与-或”表达式来描述,所以, PLD能以乘积之和的形式完成大量的组合逻辑功能。这一阶段的产品主要有PAL(可编程阵列逻辑)和GAL(通用阵列逻辑)。 PAL由一个可编程的与阵列和一个固定的或阵列构成,或门的输出可以通过触发器有选择地被置为寄存状态。PAL器件是现场可编程的,它的实现工艺有反熔丝技术、EPROM技术和EEPROM技术。还有一类结构更为灵活的逻辑器件是可编程逻辑阵列(PLA)
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 基于可编程逻辑器件的数字抢答器 电路的设计定稿王龙胜word格式 基于 可编程 逻辑 器件 数字 抢答 电路 设计 定稿 王龙胜 word 格式
链接地址:https://www.31ppt.com/p-2881886.html