半导体存储器与CPU的连接.ppt
《半导体存储器与CPU的连接.ppt》由会员分享,可在线阅读,更多相关《半导体存储器与CPU的连接.ppt(50页珍藏版)》请在三一办公上搜索。
1、半导体存储器与CPU的连接,存储器的分类 内存的基本概念 动态存储器和静态存储器 存储器的扩展,本节的主要内容:,存储器的分类,内存的基本概念,SRAM,DRAM,ROM,PROM,内存的基本概念,Flash ROM特殊的E2PROM(闪存),特点:是按块(block)擦写(块的具体大小不固定,不同厂家的产品有不同的规格)。,目前许多主板和显卡BIOS芯片都采用Flash ROM,可以通过软件方便地进行书擦写。,动态存储器和静态存储器,动态存储器(DRAM),静态存储器(SRAM),结构简单、集成度高、功耗低、生产成本低,适合制造大容量的存储器,在工作中不需要刷新,速度快。CACHE采用SRA
2、M。,在工作中需要不断刷新。,内存条,1、同步动态随机存取存储器(Synchronous DRAMSDRAM),2、双倍数据速率同步动态随机存取存储器(Double Data Rate Synchronous DRAMDDR SDRAM),3、第二代双倍数据速率同步动态随机存取存储器(Double Data Rate Two Synchronous DRAM DDR2 SDRAM),高速缓冲存储器(cache),Cache 的结构,Cache 的组成,存放由主存储器来的数据,存放该数据在主存储器中的地址,Cache 的结构,全相联结构(Fully Associative cache),直接映像
3、结构(Direct mapped cache),成组相联结构(Set Associative cache),保存数据和相应的地址信息,保存数据和地址索引信息,上述两种结构结合,多次比较,一次比较,两次比较,内存的工作原理,每个内存单元是有一个能短暂存储电荷的电容器构成的,其中电荷的多少表示内存单元所存储的信息不同,电荷量超过一半表示,“1”,电荷量少于一半表示,“0”,若干个记忆单元组成一个存储单元,大量存储单元的集合组成一个存储体,六管静态存储电路,动态RAM存储元的基本结构,Cs,由存储元构成的存储信息的基本单元,再由基本存储单元构成存储体。,1、存储体,存储器的组成,2、地址译码电路,为
4、了区分存储体内的存储单元,对存储单元进行的编号称为地址,地址,存储单元,3、控制电路,用来对存储单元进行读和写操作,地址译码组成,2)双译码方式:行和列译码,10条地址线:行 5条,列5条译码后分别为32条线,即利用64条线就可访问1024个单元。,1)单译码方式,10根地址译码后对应1024个单元,即存储器内部需1024条线。,双译码存储器电路,一个实际静态RAM的例子,存储器的扩展,1)位扩展,2)存储单元的扩展,存储器的容量=NB,N:表示存储单元的个数B:表示每个单元存放二进制数的位数,如:2K*8位,存储器扩展举例:,1024*1位,组成64K*8位,需要8片,构成8位需要:1024
5、*8,构成64K需要:(1024*8)*64,所以共需要:64*8=512片,2K*4 位,组成64K*8位,需要 2*32=64片,8K*8位,组成64K*8位,存储器的扩展(位扩展),存储器与CPU的连接,控制信号的连接,地址信号线的连接,读写信号线:R/W、RD、WE、OE片选信号:CS、高低字节的选择:A0、BHE存储器/IO设备:M/IO,片内地址信号线连接(低地址线)片选信号的连接(线选法和译码法),线选法:,地址译码器,地址线,存储体的地址不连续。扩充的容量较小。,译码法:,片选信号,(高地址线),片选信号,地址线,(高地址线),线选法(p227图5.19),#1 芯片的地址范围
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 半导体 存储器 CPU 连接
链接地址:https://www.31ppt.com/p-2874084.html