数字电路基础课件：第4章 触发器.ppt

《数字电路基础课件：第4章 触发器.ppt》由会员分享，可在线阅读，更多相关《数字电路基础课件：第4章 触发器.ppt（67页珍藏版）》请在三一办公上搜索。

1、2023/2/26,1,第4章 触发器,4.1.3 应用举例,4.1.1 与非门实现的基本RS触发器,4.1.2 或非门组成的基本RS触发器,4.1 基本RS触发器,返回,结束放映,2023/2/26,2,复习,MSI组合逻辑电路的分析特点？步骤？,2023/2/26,3,第4章 触发器,触发器是构成时序逻辑电路的基本单元电路。触发器具有记忆功能，能存储一位二进制数码。触发器有三个基本特性：（1）有两个稳态，可分别表示二进制数码0和1，无外触发时可维持稳态；（2）外触发下，两个稳态可相互转换（称翻转）；（3）有两个互补输出端。以下按触发器的电路结构、触发方式、逻辑功能分别进行介绍。,2023/

2、2/26,4,4.1 基本RS触发器,图4-1与非门组成的基本RS触发器（a）逻辑电路（b）逻辑符号,1状态：Q1、Q 0 0状态：Q0、Q 1,Reset为置0端（或复位端）Set为置1端（或置位端）非号“”：表示低电平有效,表示低电平有效,返回,1.电路组成及逻辑符号,4.1.1 与非门实现的基本RS触发器,2.工作原理(仿真运行图41),表 4-1 与非门组成的基本RS触发器的功能表,仿真,3.功能表,2023/2/26,6,4状态转换表（特性表）现态：指触发器输入信号变化前的状态，用Qn表示；次态：指触发器输入信号变化后的状态，用Qn+1表示。特性表：次态Qn+1与输入信号和现态Qn之

3、间关系的真值表。,与非门组成的基本RS触发器的状态转换表,2023/2/26,7,通常用虚线或阴影表示触发器处于不定状态。,置1,置0,不允许,不定,置1,5.基本RS触发器的时序图(设初态为0）,仿真,2023/2/26,8,触发器的不定状态有两种含义：一、Q=Q=1时，触发器既不是0状态，也不是1状态；,二、R、S 同时从0回到1时，触发器的新状态不能预先确定。,返回,2023/2/26,9,4.1.2或非门组成的基本RS触发器,图4-3或非门组成的基本RS触发器（a）逻辑电路（b）逻辑符号,输入信号R、S为高电平有效触发。,返回,仿真,2023/2/26,10,或非门组成的基本RS触发器

4、的状态转换表,R高电平有效置0,S高电平有效置1,2023/2/26,11,4.1.3 应用举例,利用基本RS触发器的记忆功能消除机械开关振动引起的干扰脉冲。,图4-4 机械开关（a）电路(b)输出电压波形,干扰脉冲,返回,2023/2/26,12,A有0就置1,B有0就置0,图4-5利用基本RS触发器消除机械开关振动的影响（a）电路（b）电压波形,2023/2/26,13,作业题,思考题：基本RS触发器如何实现了记忆功能？,返回,2023/2/26,14,4.2 同步触发器,4.2.1 同步RS触发器,4.2.2 主从RS触发器,4.2.3 CMOS主从D触发器,4.2.4 边沿D触发器,返

5、回,结束放映,2023/2/26,15,复习,触发器有什么特点？请画出与非门实现的基本触发器的电路图。请列出基本触发器的功能表。什么叫现态？次态？基本RS触发器的触发方式？,2023/2/26,16,4.2 同步触发器,基本RS触发器的触发方式（动作特点）：逻辑电平直接触发。（由输入信号直接控制）在实际工作中，要求触发器按统一的节拍进行状态更新。措施：同步触发器（时钟触发器或钟控触发器）：具有时钟脉冲CP控制的触发器。该触发器状态的改变与时钟脉冲同步。CP：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。同步触发器的状态更新时刻：受CP输入控制。触发器更新为何种状态：由触发输入信号决定

6、。,2023/2/26,17,4.2.1 同步RS触发器1.电路组成及逻辑符号,图4-6 同步RS触发器（a）逻辑电路（b）逻辑符号,返回,在CP=0期间，G3、G4被封锁，触发器状态不变。在CP=1期间，由R和S端信号决定触发器的输出状态。结论：触发器的动作时间是由时钟脉冲CP控制的。,触发方式：电平触发方式 只有CP=1时（高电平有效），触发器的状态才由输入信号R和S来决定。,2023/2/26,18,2.工作原理(仿真运行图46),3.功能表（在CP=1期间有效）,现态：CP脉冲作用前触发器的原状态，用Qn表示；次态：CP脉冲作用后触发器的新状态，用Qn+1表示。,表4-2 同步RS触发

7、器功能表,R为高电平有效触发,S为高电平有效触发,R、S不允许同时有效,2023/2/26,19,4.工作波形（又称为时序图，设初态为0）,图4-7 同步RS触发器的时序图,置1,保持,置0,置1,仿真,2023/2/26,20,5.同步触发器的空翻,同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。,图4-8 同步RS触发器的空翻现象,1,2,3,下面介绍几种能克服空翻的触发器。,仿真,2023/2/26,21,4.2.2 主从RS触发器 1.电路组成及逻辑符号,图4-9 主从RS触发器（a）逻辑电路（b）逻辑符号,返回,仿真,主触发器：同步RS触发器（FF2），其状态由

8、输入信号决定,从触发器：同步RS触发器（FF1），其状态由主触发器的状态决定,表示触发器靠CP下降沿触发,表示主从触发方式,2023/2/26,22,2.工作原理(仿真运行图49),（1）当CP=1时，从触发器FF1的输出状态保持不变，主触发器FF2的输出状态由R和S来决定。（2）当CP由1跳到0时（或称CP脉冲下降沿到来时），主触发器FF2的输出状态保持不变，从触发器FF1的输出状态由FF2的状态决定。此时，由于CP=0，输入信号R和S被封锁。,可知，主从触发器分两步工作：第一步，CP=1期间，主触发器的输出状态由输入信号R和S的状态确定，从触发器的输出状态保持不变。第二步，当CP从1变为0

9、时，主触发器的输出状态送入从触发器中，从触发器的输出状态由主触发器当时的状态决定。在CP=0期间，由于主触发器的输出状态保持不变，因而受其控制的从触发器的状态也保持不变。,触发方式：主从触发方式（CP下降沿有效）。主从触发器状态的更新只发生在CP脉冲的下降沿，触发器的新状态由CP脉冲下降沿到来之前的R、S信号决定。,优点：克服了空翻，提高了工作的可靠性。,2023/2/26,23,3.功能表（只在CP从1变为0时有效）,表4-3 主从RS触发器功能表,S和R都为高电平有效触发,功能与同步RS触发器完全相同。,2023/2/26,24,4.工作波形（又称为时序图，设初态为0）,图4-10主从RS

10、触发器的时序图,置1,置0,置1,2023/2/26,25,4.2.3 CMOS主从D触发器 1.电路组成及逻辑符号,图4-11CMOS主从D触发器（a）逻辑电路（b）逻辑符号,返回,表示触发器靠CP上升沿触发,2023/2/26,26,2.工作原理,（1）当CP=1时，主触发器的TG1导通、TG2截止，输入信号D送入主触发器。从触发器的TG3截止，TG4导通，从触发器保持原态。,2023/2/26,27,（2）当CP由1跳变到0时，TG1截止、TG2导通，输入信号通道被封锁，主触发器的状态不变。从触发器的TG3导通、TG4截止，主触发器的状态送入从触发器。,2023/2/26,28,可知，工

11、作过程分为两步：第一步，CP=1时，主触发器接收D的信号，并有Q=D，而从触发器是维持原来的状态不变。第二步，CP从1变为0，主触发器的状态送入从触发器，使Q=Q。在CP=0期间，输入信号不能进入主触发器。,触发方式：主从触发方式（CP下降沿有效）。该触发器是靠CP的下降沿触发的，触发器的新状态由CP脉冲下降沿到来之前输入信号D的状态决定。,2023/2/26,29,3.功能表（只在CP下降沿有效）,表4-4 CMOS主从D触发器的功能表,2023/2/26,30,4.工作波形（又称为时序图，设初态为0）,图4-12 CMOS主从D触发器的时序图,CP下降沿后置D,2023/2/26,31,边

12、沿触发器：靠CP脉冲上升沿或下降沿进行触发。正边沿触发器：靠CP脉冲上升沿触发。负边沿触发器：靠CP脉冲下降沿触发。触发方式：边沿触发方式。可提高触发器工作的可靠性，增强抗干扰能力。,4.2.4 边沿D触发器,图4-9 主从RS触发器（a）逻辑电路（b）逻辑符号,返回,仿真,表示触发器靠CP上升沿触发,表示CP为边沿触发方式,1.电路组成及逻辑符号,2023/2/26,32,2.工作原理,（1）当CP=0时，G3、G4被封锁，触发器的输出状态保持不变。（2）当CP从0变为1时，G3、G4打开，它们的输出由G5、G6决定。此瞬间，若D=0，触发器被置为0状态；若D=1，触发器被置为1状态。（3）

13、当CP从0变为1之后，虽然CP=1，门G3、G4是打开的，但由于电路中几条反馈线的维持阻塞作用，输入信号D的变化不会影响触发器的置1和置0，使触发器能够可靠地置1和置0。因此，该触发器称为维持阻塞触发器。,可见，该触发器的触发方式为：在CP脉冲上升沿到来之前接受D输入信号，当CP从0变为1时，触发器的输出状态将由CP上升沿到来之前一瞬间D的状态决定。,由于触发器接受输入信号及状态的翻转均是在CP脉冲上升沿前后完成的，故称为边沿触发器。,2023/2/26,33,3.时序图,图4-14维持阻塞边沿D触发器时序图,当CP从0变为1时，Q将由CP上升沿到来之前一瞬间D的状态决定。,2023/2/26

14、,34,作业题,4-3,返回,2023/2/26,35,4.3 触发器的逻辑功能,4.3.1 RS触发器,4.3.2 D触发器,4.3.3 JK触发器,4.3.4 T触发器,4.4 集成触发器及其应用,4.4.1 集成JK触发器,4.4.2 集成D触发器,4.4.3 集成触发器的应用举例,本章小结,返回,结束放映,2023/2/26,36,复习,同步触发器的触发方式？什么是同步触发器的空翻？主从触发器的触发方式？边沿触发器的触发方式？触发器的逻辑功能？,2023/2/26,37,触发器的分类：按逻辑功能不同：RS触发器、D触发器、JK触发器、T触发器和T触发器等。按触发方式不同：电平触发器、边

15、沿触发器和主从触发器等。按电路结构不同：基本RS触发器，同步触发器、维持阻塞触发器、主从触发器和边沿触发器等。,4.3 触发器的逻辑功能,触发器的逻辑功能通常用功能表、时序图、状态转换表、特性方程和状态转换图表示。,2023/2/26,38,4.3.1 RS触发器,表4-5 RS触发器状态转换表,返回,以主从RS触发器为例分析RS触发器的逻辑功能。,状态转换表是表示触发器的现态Qn、输入信号和次态Qn+1之间转换关系的表格。,1.状态转换表,R有效置0,S有效置1,R、S不允许同时有效,R、S同时无效保持,2023/2/26,39,2.特性方程（又称为状态方程）,由状态转换表得到Qn+1的状态

16、转换卡诺图。,图4-15 RS触发器的Qn+1卡诺图,进一步可写出Qn+1的表达式。,输入,输出,约束条件，表示不允许将R、S同时取为1,2023/2/26,40,3.状态转换图,图4-16 RS触发器的状态转换图,状态转换图：表示触发器状态转换的图形。它是触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号（R、S）提出的要求。,两个圆圈表示状态0和1,箭头表示状态转换的方向,在箭头旁边用文字或符号表示实现转换所必备的条件,2023/2/26,41,4.3.2 D触发器 1.状态转换表,表4-6 D触发器的状态转换表,返回,2.特性方程,Qn+1=D,3.状态转换图,图4-17 D触

17、发器的状态转换图,2023/2/26,42,4.3.3 JK触发器,图4-18 JK触发器的逻辑符号（a）下降沿触发（b）上升沿触发,返回,JK触发器是一种多功能触发器，在实际中应用很广。JK触发器是在RS触发器基础上改进而来，在使用中没有约束条件。常见的JK触发器有主从结构的，也有边沿型的。,2023/2/26,43,2.状态转换表,1.功能表,表4-7 JK触发器功能表,表4-8 JK触发器状态转换表,2023/2/26,44,3.特性方程,4.状态转换图,图4-19 JK触发器的状态转换图,2023/2/26,45,5.时序图（以CP下降沿触发的JK触发器为例）,图4-20 JK触发器的

18、时序图,在CP的下降沿更新状态，次态由CP下降沿到来之前的J、K输入信号决定。,2023/2/26,46,具有保持和翻转功能。,4.3.4 T触发器,表4-9 T触发器的功能表,返回,1.功能表,2.状态转换表,表4-10 T触发器的状态转换表,2023/2/26,47,3.特性方程,4.状态转换图,图4-21 T触发器的状态转换图,令JK触发器的JKT，就可实现T触发器。,图4-22 JK触发器接成T触发器,2023/2/26,48,5.T触发器,（1）T触发器的功能 把T=1时的T触发器称为计数型触发器，又叫做T触发器。每来一个CP脉冲，T触发器就翻转一次，显然能实现计数功能。,表4-11

19、 T触发器的状态转换表,特性方程为,2023/2/26,49,（2）JK触发器的计数形式,令JK触发器的J=K=1，就可以构成T触发器。,图4-23 JK触发器的计数形式（a）电路（b）工作波形,仿真,2023/2/26,50,（3）D触发器的计数形式,令D=Qn，D触发器就可以构成T触发器。,图4-24 接成计数形式的D触发器（a）电路（b）工作波形,仿真,2023/2/26,51,目前市场上出售的集成触发器产品通常为JK触发器和D触发器两种类型。,4.4 集成触发器及其应用,表4-12 常用集成触发器,返回,2023/2/26,52,4.4.1 集成JK触发器,图4-25 集成JK触发器7

20、4LS112(a)外引脚图(b)逻辑符号,返回,常用的有74LS112、CC4027等。,74LS112为负边沿触发的双JK触发器。SD、RD分别为异步置1端和异步置0端，均为低电平有效。,1.74LS112的外引脚图和逻辑符号,2023/2/26,53,2.逻辑功能,表4-13 74LS112的功能表,2023/2/26,54,3.时序图,图4-26 74LS112的时序图,置0,置1,置1,置0,2023/2/26,55,4.4.2 集成D触发器,图4-27 双D触发器74LS74(a)外引脚图(b)逻辑符号,返回,1.双D触发器74LS74外引脚图和逻辑符号,2023/2/26,56,2

21、.逻辑功能,表4-14 双D触发器74LS74的功能表,触发方式为CP上升沿触发。,低电平有效的异步置0端和异步置1端,2023/2/26,57,3.时序图,图4-28 74LS74的时序图,置0,置D,置1,2023/2/26,58,单按钮电子转换开关电路，该电路只利用一个按钮即可实现电路的接通与断开。,4.4.3 集成触发器的应用举例,图4-29 74LS112的应用电路,返回,1.74LS112的应用实例,用触发器F1构成无抖动开关，S为按钮开关。,触发器F2接成计数形式，每按一次按钮S，相当于为触发器F2提供一个时钟脉冲下降沿。,Q2端经三极管VT驱动继电器KA，利用KA的触点转换即可

22、通断其它电路。,2023/2/26,59,图4-30 同步单脉冲发生电路（a）电路图（b）工作波形,2.74LS74的应用实例,同步单脉冲发生电路。该电路借助于CP产生两个起始不一致的脉冲，再由一个与非门来选通，便组成一个同步单脉冲发生电路。,从波形图可以看出，电路产生的单脉冲与CP脉冲严格同步，且脉冲宽度等于CP脉冲的一个周期。电路的正常工作与开关S的机械触点产生的毛刺无关，因此，可以应用于设备的起动，或系统的调试与检测。,2023/2/26,60,1.触发器是具有记忆功能的的逻辑电路，每个触发器能存储一位二进制数据。2.按照逻辑电路结构的不同，可以把触发器分为基本RS触发器、同步RS触发器

23、、主从触发器和边沿触发器。按照触发方式不同，可以把触发器分为异步电平触发、同步电平触发、主从触发、边沿触发。按照逻辑功能不同，可以把触发器分为RS触发器、JK触发器、D触发器、T触发器和T触发器。,本章小结,返回,2023/2/26,61,3.RS触发器具有约束条件。T 触发器和D触发器比较简单。T触发器是一种计数型触发器。JK触发器是多功能触发器，它可以方便地构成D触发器、T触发器和T触发器。4.描述触发器逻辑功能的方法有功能表、状态转换表、特性方程、状态转换图和时序图。5.集成触发器产品通常为D触发器和JK触发器。在选用集成触发器时，不仅要知道它的逻辑功能，还必须知道它的触发方式，只有这样

24、，才能正确的使用好触发器。,2023/2/26,62,逻辑符号“”表示边沿触发方式,“”表示主从触发方式,非号“”：表示低电平有效,加小圆圈“”：表示低电平有效触发或下降沿有效触发,不加小圆圈“”：表示高电平有效触发或上升沿有效触发。,总结：触发器的两要素,返回,1逻辑功能 描述方法：逻辑符号、特性表、驱动表、特性方程,2023/2/26,63,特性表,2023/2/26,64,驱动表,特性方程,2023/2/26,65,(1)基本RS触发器 直接电平触发（低电平有效/高电平有效），无CP,返回,2.触发方式,(2)同步触发 CP的（高/低）电平期间触发，在整个电平期间接收信号RS/JK/D/T，在整个电平期间状态相应更新，所以存在空翻。,(3)边沿触发 只在CP的或边沿触发，只在CP的或边沿接收信号RS/JK/D/T，只在CP的或边沿状态更新，克服了空翻。,2023/2/26,66,(4)主从触发 有主、从两个触发器，在CP的高/低电平期间交替工作、封锁，只在CP的高电平期间（或低电平期间）接收信号RS/JK/D/T，只在CP的或边沿总的输出状态更新。,集成触发器中常见的直接置0和置1端 RD：直接（异步）置0端 SD：直接（异步）置1端，非号：低电平有效，直接（异步）：不受CP的影响。,2023/2/26,67,作业题,4-74-84-11,返回,