高速MOS驱动电路设计和应用指南.doc

《高速MOS驱动电路设计和应用指南.doc》由会员分享，可在线阅读，更多相关《高速MOS驱动电路设计和应用指南.doc（67页珍藏版）》请在三一办公上搜索。

1、精选优质文档-倾情为你奉上高速MOS驱动电路设计和应用指南摘要本篇论文的主要目的是来论证一种为高速开关应用而设计高性能栅极驱动电路的系统研究方法。它是对“一站买齐”主题信息的收集，用来解决设计中最常见的挑战。因此，各级的电力电子工程师对它都应该感兴趣。对最流行电路解决方案和他们的性能进行了分析，这包括寄生部分的影响、瞬态的和极限的工作情况。整篇文章开始于对MOSFET技术和开关工作的概述，随后进行简单的讨论然后再到复杂问题的分析。仔细描述了设计过程中关于接地和高边栅极驱动电路、AC耦合和变压器隔离的解决方案。其中一个章节专门来解决同步整流器应用中栅极驱动对MOSFET的要求。另外，文章中还有一

2、些一步一步的参数分析设计实例。简介MOSFET是Metal Oxide Semiconductor Field Effect Transistor的首字母缩写，它在电子工业高频、高效率开关应用中是一种重要的元件。或许人们会感到不可思议，但是FET是在1930年，大约比双极晶体管早20年被发明出来。第一个信号电平FET晶体管制成于二十世纪60年代末期，而功率MOSFET是在二十世纪80年代开始被运用的。如今,成千上万的MOSFET晶体管集成在现代电子元件,从微型的到“离散”功率晶体管。本课题的研究重点是在各种开关模型功率转换应用中栅极驱动对功率MOSFET的要求。场效应晶体管技术双极晶体管和场效

3、应晶体管有着相同的工作原理。从根本上说,，两种类型晶体管均是电荷控制元件，即它们的输出电流和控制极半导体内的电荷量成比例。当这些器件被用作开关时，两者必须和低阻抗源极的拉电流和灌电流分开，用以为控制极电荷提供快速的注入和释放。从这点看，MOS-FET在不断的开关，当速度可以和双极晶体管相比拟时，它被驱动的将十分的激烈。理论上讲，双极晶体管和MOSFET的开关速度是基本相同的，这取决与载流子穿过半导体所需的时间。在功率器件的典型值为20 200皮秒，但这个时间和器件的尺寸大小有关。与双极结型晶体管相比，MOSFET在数字技术应用和功率应用上的普及和发展得益于它的两个优点。优点之一就是在高频率开关

4、应用中MOSFET使用比较方便。MOSFET更加容易被驱动，这是因为它的控制极和电流传导区是隔离开的，因此不需要一个持续的电流来控制。一旦MOSFET导通后，它的驱动电流几乎为0。另外，在MOSFET中，控制电荷的积累和存留时间也大大的减小了。这基本解决了设计中导通电压降（和多余的控制电荷成反比）和关断时间之间的矛盾。因此，MOSFET技术以其更加简单的、高效的驱动电路使它比晶体管设备具有更大的经济效益。此外，有必要突出强调下，尤其是在电源应用上，MOSFET本身具有阻抗特性。MOSFET漏源端的电压降和流经半导体的电流成线性关系。这种线性关系,以MOSFET的RDS(on)表现出来，即导通阻

5、抗。对于一个给定的栅源电压和温度的器件，其导通阻抗是恒定的。和p-n结-2.2mV/的温度系数相反，MOSFET有一个正的温度系数，约为0.7% / 到1%/。MOSFET的这一正温度系数使得它成为在大功率电源应用的并联工作（由于使用一个器件是不实际或不可能的）上的理想选择。由于MOSFET较好的温度系数，并联的管子通常是均分电流。电流的均分是自动实现的，这是因为它的温度系数作为一个缓慢的负反馈系统。当电流较大时设备温度将会升高，但是不要忘记源漏极间的电压是不变的，温度升高将会使源漏极间电阻变大，增大的电阻又会使电流减小，因此管子的温度又会下降。最后，会达到一个动态平衡，并联的管子都通过相同的

6、电流。在电流分配中，源漏极导通电阻的初始值和有不同温度特性的结电阻在均分电流时将会引起较大的误差，最高可达30%。器件类型几乎所有的MOSFET制造厂商都有制造最佳管子的独特制造技术，但所有这些在市场上的管子都可分为基本的三类，如图1所示。双扩散型晶体管在1970年开始应用于电源方面并在以后的时间里不断的发展。使用多晶硅闸门结构和自动调整过程，使高密度的集成和电容迅速的减小成为可能。下一个重大的进步是在功率MOSFET器件上V沟槽技术或者称为沟渠技术，使集成度进一步的提高。更好的性能和更高的集成度并不是由你随便就能得来的，这是因为这将导致MOS器件沟渠更难制造。在这里第三个器件类型是横向功率M

7、OSFET。该器件的电压、电流是受限制的，这是由于其对芯片形状的低效利用。然而,他们能在低电压应用上提供很大的效益, 如在微型电源或在隔离转换同步整流器中。由于横向功率MOSFET有着相当小的电容，因此他们的开关速度可以很快而且栅极驱动损耗也比较小。场效应晶体管模型有很多的模型来说明MOSFET如何工作，然而找到正确的适合的模型是比较困难的。大多数MOSFET制造商为他们的器件提供普通或者军用（Spice and/or Saber）模型，但是这些模型很少告诉使用者在实际使用中的陷阱。他们甚至很少提供在使用中最常见的最普通问题的解决方案。一个真正有用的MOSFET模型会从应用的角度描述器件所有重

8、要的性质，这使得其模型可能会相当复杂。另一方面，如果我们把模型限制在某一问题领域，那么我们可以得到十分简单并有意义的MOSFET模型。在图2中第一个模型是基于MOSFET器件的实际结构, 它主要用于直流的分析。它表示出了沟道阻抗和JFET（相当于外延层的阻抗）。外延层的厚度（决定外延层的阻抗）是器件额定电压的函数，而高电压的MOSFET需要一个厚的外延层。图2b可以非常好的展示MOSFET的dv/dt引发的击穿特性。它主要展现了两种击穿机制，即诱发寄生晶体管（所有的管子均有）的导通和dv/dt根据栅极阻抗诱发沟道导通。现代的功率MOSFET由于生产工艺的提高减小了基极和发射极的电阻，因此，实际

9、上对dv/dt诱发寄生npn晶体管导通是有免疫的。必须指出的是，寄生性双极晶体管还扮演着另一个重要的角色。它的基集结就是有名的MOSFET的体二极管。图2c是场效应晶体管的开关模型。影响开关性能的最重要的寄生部分都展现在这个模型中。它们对器件的开关过程的影响将在下一章中讨论。MOSFET的重要参数当MOSFET工作在开关状态下，目标是在可能的最短时间内实现器件在最低阻抗和最高阻抗之间的切换。由于MOSFET实际的开关时间（10ns60ns）至少比理论开关时间（50ps200ps）大23个数量级，因此有必要了解其差异。参考图2中MOSFET的模型，可以发现所有的模型在器件的三端之间都连有一个等效

10、电容。毫无疑问，开关速度和性能决定于这三个电容上电压变化的快慢。因此，在高速开关应用中，器件的寄生电容是一个重要的参数。 电容CGS和电容CGD与器件的实际几何尺寸有关，而电容CDS是寄生在双集晶体管的基集二极管间的电容。电容CGS是由于源极和栅极形成的沟道区域的重叠形成的。它的值由器件实际的区域几何尺寸决定而且在不同的工作条件下保持不变。电容CGD由两个因素决定。一是耗尽层（是非线性的）的电容；二是JFET区域和栅极的重叠。等效电容CGD是器件漏源极电压的函数，大致可用下面公式计算得到：电容CDS也是非线性的，这是由于它是体二极管的结电容。它和电压间关系为：不幸的是，上述的所有电容在器件的资

11、料表中均未涉及和说明。它们的值由Ciss（栅短路共源输入电容）、Crss（栅短路共源反向传输电容）、Coss（栅短路共源输出电容）间接给出，而且必须用下列公式计算：在开关应用中，电容CGD会引起其他复杂问题，这是由于它处于器件输入与输出间的反馈回路中。因此，它在开关应用中有效值可能会很大，它的值取决于MOSFET的漏源极电压。这种现象被称为“Miller”效应，而且可以用下式表示：由于电容CGD和CGS是和电压有关的，因此只有把测试条件列出来时，那些资料中的数据才是有效的。对于一个确定的应用，有关的平均电容值必须由计算得来，而计算是基于建立于实际电压所需要的电荷。对于大多数的功率MOSFET来

12、说，下面公式将会十分有用：下一个将要谈及的重要的参数是栅极网格阻抗，Rg,I。这个寄生阻抗描述了器件内部栅极信号分配与阻抗之间的联系。在高速开关应用中它的重要性尤为突出，因为它介于驱动和器件输入电容之间，直接影响MOSFET的开关时间和dv/dt 能力。在工业生产中已经意识到这个问题，实际中的高速MOSFET器件如RF MOSFET在栅极信号分配中使用金属栅极用来代替高阻抗的硅栅极。在资料表中阻抗Rg,I并没有指明，但在实际的应用中它可能是器件一个十分重要的特性。在这篇文章的后面，附录A4展示了通过使用阻抗电桥采用一种典型的测量装置来确定栅极内部阻抗值。很明显，栅极阈值电压也是一个临界特性。有

13、必要注意一下，在器件资料表中VTH(开启电压)的值是指在25，而且在漏极电流很小的情况下，电流典型值是250uA。因此，它并不等同于被大家公认的栅极开关波形的Miller平坦区。关于开启电压VTH的另一个很少提到的是约为-7mV/的温度系数，在MOSFET逻辑电平栅极电路驱动中它有着尤为重要的意义，它的开启电压VTH比在正常的测试条件下已经变低了。由于MOS FET工作在较高的温度，栅极驱动设计必须中适当的考虑到在截止时较低的开启电压，dv/dt 免疫能力的计算见附录A和F。场效应晶体管的跨导是线性工作区中小信号的增益。有必要指出在管子每次导通或截止时，都要必须经过线性工作区，此时的电流取决于

14、栅源电压。正向跨导gfs，反映了漏极电流和栅源电压之间的小信号关系，具体关系如下：因此，MOSFET在线性区的最大电流公式为：变换VGS，Miller平坦区电压可近似写成漏极电流的函数：其他重要的参数如LD-漏极电感和Ls-源极电感在开关性能中也有显著的限制。典型的LD和Ls值会在器件资料单中列出，而且他们的值主要和器件的封装类型有关。它们的影响通常可以和外部寄生元件（通常和布局和外电路因素如漏电感、检测电阻等等）一同分析。完整的，外部系列栅极电阻和MOSFET的输出阻抗在高速栅极驱动设计中是决定性的因素，因为它们在开关速度和最终开关损耗上有着深远的意义。开关应用现在，所有的角色都讨论完了，让

15、我们来研究下MOSFET的真实开关行为。为了更好的理解其基本过程，电路中的寄生电感将会被忽略掉。随后，它们在基本工作中各自的影响将会单独的分析。此外，下面的说明和钳位感应开关有关，这因为大多数被用于电源模式的MOSFET晶体管和高速门驱动电路工作于那个模式。一个最简单的钳位感应开关模型如图三（Figure）所示, 直流电流源代表感应器。在开关间隔比较小的情况下，它的电流可看作是连续的。在MOSFET截止期间二极管为电流提供了一个回路，设备的漏极终端用一个电池来象征表示。导通过程MOSFET的导通过程可分为如图4（即Figure4）所示的四个阶段。第一个阶段：输入电容从0开始充电到Vth,在这个

16、过程，栅极绝大部分电流都用来给电容CGS充电，也有很小的电流流过电容CGS。当电容CGS的电压增加到门的极限时，它的电压就会有稍微的减小。这个过程称为导通延迟，这是因为此时器件的漏极电流和漏极电压均未发生变化。当栅极电压达到开启电压时，MOSFET处于微导通状态。在第二个阶段，栅极电压从Vth上升到Miller平坦区，即VGS,Miller。这是器件的线性工作区，电流和栅极电压成正比。在栅极的一侧，电流如第一阶段一样流入电容CGS和CGD，电容VGS的的电压将会不断升高。在器件的输出端，漏极电流也不断变大，但是漏源电压基本不变，保持先前水平(VDS,OFF )。这从图3的原理图可以看出来。当所

17、有电流都流入MOSFET而且二极管完全截止（pn结能承受反向电压）后，漏极电压必须保持在输出电压水平。进入导通过程的第三个阶段，栅极电压（VGS,Miller）已经足够使漏极电流全部通过，而且整流二极管处于完全截止状态。现在允许漏极电压下降。在器件漏极电压下降过程中，栅源电压保持不变。这就是栅极电压波形的Miller平坦区。从驱动得到的可用的所有栅极电流通过电容CGD放电，这将加快漏源电压变化。而漏极电流几乎不变，这是由于此刻它受外部电路（即直流电流源）限制。最后一个阶段MOSFET沟道增强，处于完全导通状态，这得益于栅极的电压已经足够高。最终的VGS电压幅度将决定器件最终导通阻抗。因此，在第

18、四个阶段，电压VGS从Miller平坦区增大到其最大值VDRV。这由于电容CGS和CGD的充电完成，因此栅极电流被分成这两部分。在这两个电容充电过程中，漏极电流保持不变，漏源电压也随着导通阻抗的减小而慢慢的减小。关断过程MOSFET的关断过程恰好和它的导通过程相反。电压VGS从图3的VDRV开始，电流从图3的最大负载电流IDC开始。漏源电压由MOSFET的电流IDC和导通阻抗决定。图5完整的显示了关断的四个阶段。第一个阶段是关断延迟，这阶段需要电容CISS从最初值电压放电到Miller平坦区水平。这期间栅极电流由电容CISS提供，而且它流入MOSFET的电容CGS和CGD。器件的漏极电压随着过

19、载电压的减小而略微的增大。此阶段漏极电流几乎不变。在第二个阶段，管子的漏源电压从IDCRDS(On)增加到最终值（VDS(off)）,由图3的原理图可知它是由整流二极管强制决定的。在这一阶段，即相当于栅极电压波形的Miller平坦区，栅极电流完全是电容CGD的充电电流因为栅源电压是不变的。这个电流由电源级的旁路电容提供而且它是从漏极电流减掉的。总的漏极电流仍然等于负载电流，也就是图3直流电源表示的感应电流。二极管的导通预示着第三个阶段的开始，二极管给负载电流提供另一通路。栅极电压从VGS,Miller降到Vth。大部分的栅极电流来自于电容CGS，因为事实上电容CGD在前一个阶段是充满电的。MO

20、SFET处于线性工作区，而且栅源电压的降低将会导致漏极电流的减小，在这个阶段的最后漏极电流几乎达到0。与此同时，由于整流二极管的正向偏置漏极电压将维持在VDS(off)。截止过程的最后一个阶段是器件的输入电容完全放电。电压VGS进一步减小到0。占栅极电流较大比例部分的电流，和截止过程的第三阶段一样，由电容CGS提供。器件的漏极电流和漏极电压保持不变。综合上述结论，可以总结为：在四个阶段（无论是导通还是关断）里，场效应晶体管可在最大阻抗和最小阻抗间变换。四个阶段的时间是寄生电容、所需电压变化、栅极驱动电流的函数。这就突出了在高速、高频开关应用设计中器件选择部分和栅极最适合工作条件的重要性。MOS

21、FET典型的开启延迟时间、关断延迟时间、上升沿时间、下降沿时间会在资料表中列出。不幸的是，这些数据适用于特殊的测试条件而对于有阻抗的负载，不同厂家的产品使得比较变得困难。而且，实际开关应用中呈感性的负载的数据和资料表上给的又是有很大差别。功率损耗MOSFET在电源应用中作为开关用时将会导致一些不可避免的损耗，这些损耗可以分为两类。这两类中较为简单的是器件栅极驱动损耗。如前所述，MOSFET的导通和截止过程包括电容CISS的充电和放电。当电容上的电压发生变化时，一定量的电荷就会发生转移。需要一定量的电荷使栅极电压在0和VDRV之间变化，这在资料表中的栅极电压-电荷曲线表现出来。图6（Figure

22、6）是一个示例。这个图表曲线给出了一个栅极电荷与栅极驱动电压成函数关系的在最恶劣条件下相对精确的估计。常用来生成这些曲线的参数是器件漏源截止电压。VDS(off)影响Miller电荷（曲线中平坦曲线下面部分），也即，在整个开关周期中所需的总电荷。在图6中一旦得到了栅极总电荷，那么栅极电荷损耗就可用下面公式计算：式中VDRV是栅极驱动波形的幅度，fDRV是栅极驱动的频率（这个频率通常情况等于开关频率）。值得注意在这个公式中的QGfDRV项，它给出了驱动栅极所需的平均偏置电流。驱动MOSFET的栅极损耗在了栅极的驱动电路上。参看图4和图5，损耗部分可被认为是栅极驱动回路中一系列的电阻的组合。在每个

23、开关循环中，所需要的电荷必须流经输出驱动阻抗、外部栅极电阻和内部栅极网格阻抗。这样的结果是，功率损耗并不取决于电荷流经阻抗元件的快慢。使用图4和图5的指定电阻，驱动功率损耗可表示为：在上面的方程式中，栅极驱动电路用有阻抗的输出代替，但这个假设对于金属半导体的栅极驱动是无效的。当双极性晶体管在栅极电路驱动中被用到时，输出阻抗变为非线性的，而且公式将得不到正确的结果。为保险起见，假定栅极阻抗很小（5）而且大部分损耗浪费在驱动电路中。假如Rgate足够大，足以使IG低于驱动双极型的能力，那么绝大部分的栅极功率损耗浪费在Rgate上。除了栅极驱动功率损耗外，还有由于大电流和大电压在较短的时间内同时出现

24、造成的传统意义上的开关损耗。为了保证开关损耗最小，这个持续的时间间隔必须尽量的小。观察MOSFET的导通和截止过程，应该减小开关过程中第2和第3个阶段的时间（无论是导通过程还是截止过程）。这个间隔是MOSFET的线性工作区间，此刻栅极电压介于VTH和VGS,Miller。漏极电压在开关间转换时，将会引起器件电流变化而且到达Miller平坦区。在高速门驱动电路设计中领悟这点是十分重要的。它强调突出这样的事实：门驱动最主要的特性就是它在Miller平坦区电压附近的拉电流和灌电流能力。峰值电流能力，是在有输出阻抗时最大电压VDRV条件下测得的，和MOSFET的实际开关性能有很少联系。真正决定器件开关

25、时间的是在栅源电压，也就是，在输出为5V的情况下（MOSFET的逻辑电平是2.5V）时栅极驱动电流的能力。MOSFET的开关损耗的粗略估计可使用在开关期间第2和第3个阶段关于门驱动电流、漏极驱动电流、漏极驱动电压的简单线性近似。首先必须确定门驱动电流，分别为第2和第三阶段作准备：假设IG2为器件的输入电容充电电流，在电压从VTH变到VGS,Miller；IG3是电容CRSS的放电电流，在漏极电压从VDS(off)变到0时，大致的开关时间为：在t2时间内，漏极电压是VDS(off)，电流从0倾斜的变化到负载电流IL，而在t3时间内漏极电压从VDS(off)变到0。再次使用波形的线性近似，各自时间

26、内的功率损耗近似为：式中的T是开关周期。总的开关损耗是两部分的和，由此可得出下列表达式：即使较好的理解了开关的过程，但是要精确的计算开关损耗几乎是不可能的。原因是寄生感性分量将会显著的影响电流和电压波形，也会影响开关过程的开关时间。考虑到实际电路中不同的漏极和源极感应的影响，将会导出一个二阶微分方程来描述电路中的实际波形。由于那些变量，包括开启电压、MOSFET电容值、驱动输出部分等等，有很大的误差，上述的线性近似对于MOSFET开关损耗的估算是可行的，是比较合理的。寄生部分的影响对开关性能最有深远的影响是源极电感系数。在一个典型的电路中，寄生电感有两个来源，一是MOSFET封装时的封装接线；

27、二是在源极端和共地端的印刷电路板线的电感。当高频滤波电容的负极和门驱动的旁路电容在功率级时通常要考虑这些。在源极的一系列电流检测电阻也会对前两部分电路增加额外的电感。开关过程中有两个机制，这包括源极电感。在开关转换的开始，栅极电流慢慢增大（由图4和图5可得知）。这个电流必须流经源极电感，而且会变慢，这取决于电感值。因此，MOSFET的输入电容的充放电时间将会变长，这主要会影响导通延迟和截止延迟（第一阶段）。此外，源极电感和电容CISS组成共振电路，如图7所示。震荡电路随着门驱动电压波形的陡峭边沿而消失，而且他是门驱动电路中导致可观察的到的毛刺波形的基本原因。幸运的是，源极电感和电容CISS之间

28、较大的Q值将会使震荡衰减，另外，回路中的一系列的电阻（包括输出驱动部分、外部栅极电阻、内部栅极网格电阻）也会使震荡衰减。使用者唯一可以调节的电阻，RGATE可以为达到最佳状态而计算出来：小一点的阻值电阻将会导致门驱动电压波形的一个毛刺，但也会加快开启速度。大点阻值的电阻对震荡不会衰减而且会加大开关时间，这对门驱动设计没有任何的帮助。源极电感的第二个影响是器件漏极电流迅速变化时的一个负反馈。这个影响在导通过程的第2个阶段和截止过程的第3个阶段会出现。在这些阶段中，门电压介于VTH和VGS,Miller之间，而门电流由驱动部分电压决定（VDRVVGS）。为了使漏极电流增加的快些，源极电感上必须加上

29、必要的电压。这个电压减少了可用的驱动电压，这将会降低漏极电流变化率。较低的漏极电流变化率使得源极电感需要的电压变小。由此会建立一个由源极电感负反馈导致的栅极电流和漏极电流变化率之间的微妙的平衡。在开关网络中的另外一个寄生电感是漏极电感，它也由几部分组成。它们是封装电感、所有的互联电感、在孤立电源中变压器的漏电感。它们的影响可以合并到一块，因为他们之间是相互连接的。它们在MOSFET中作为导通阻尼器。在导通期间，它们限制漏极电流变化而且通过公式LDdi/dt来减小器件上漏源极电压。事实上，LD可以减小导通时的开关损耗。虽然较大的LD对导通过程有用，但是会在截止时（当漏极电流必须快速下降时）产生相

30、当大的问题。为了使截止时漏极电流能迅速减小，关于导通时的一个反方向电压必须加到电感LD上。这个电压比VDS(off)要高，这将会引起漏源电压的一个毛刺，而且会增加截止开关损耗。精确的关于完整开关过程机制的分析包括寄生电感的影响可见相应文献，但这些点超出了本篇论文的范围。接地门电路驱动PWM直接驱动在开关电源应用中，驱动MOSFET最简单的方式就是用PWM IC直接去驱动MOSFET工作，如图8所示。在直接驱动中最困难的是如何使电路布线最优化。如图8所示，在PWM和MOSFET间有相当大的距离。这段距离会引起由门驱动和地之间回路造成的寄生电感，这将会降低开关速度和引起在MOSFET驱动波形中的噪

31、声。即使使用地线层，寄生电感也不能被消除，因为地线层仅比地回路的寄生电感小些而已。为了减小门驱动连线的寄生电感，一个比较宽的PCB布线是必须的。直接驱动的另一个问题是PWM控制器的电流驱动能力。这将限制由PWM控制器驱动的在最佳工作状态的芯片的最大尺寸。使用PWM直接驱动MOSFET的另一个限制因素是驱动器内部的功率损耗。如前所讨论的，一个外接栅极电阻可以解决这个问题。当直接驱动电路需要考虑空间限制或者成本限制时，这就需要对控制器的布线进行仔细的考虑和分析。驱动MOSFET的电流过高可能会破坏PWM内部敏感的模拟电路。随着MOSFET的尺寸的变大，对应的栅极驱动电荷也会增加。旁路电容的选择也需

32、要比原来的选择0.1uF或1uF的旁路电容更加科学的方法。旁路电容的选择在这一章将要分析论证MOSFET旁路电容的选择。这个电容和直接驱动应用电路中的PWM控制器的旁路电容一样，因为在导通时它提供栅极驱动电流。假如在一个孤立的驱动电路中，无论是一个IC还是孤立的元件的门驱动，这个电容必须放得很近，直接接在偏置端和地线间更好。这里有两部分电流需要考虑。一个是静态电流（即无信号输入电流），它可能变化10倍多，在一些集成电路的输入状态下。它本身就会在旁路电容上产生一些纹波，计算公式为：这是假设静态电流在比较大的情况下得到的。另一个波动成分是栅极电流。尽管大多数情况下不知道实际电流振幅，但是由栅极电荷

33、量可得知旁路电容产生的电压纹波值。在导通期间，旁路电容放电给栅极提供电荷，而且最后转移到MOSFET的输入电容上。因此有纹波如下公式：使用叠加原理和这些公式，旁路电容CDRV在允许范围内的电容值的公式为：式中IQ,HI是最大静态电流，DMAX是最大占空比，fdrv是工作频率，QG是栅极总电荷，这些是建立在门驱动电压幅值和漏源电压为0的状态下。驱动保护在使用双极型晶体管作为输出级和直接驱动的另一个需要做的事情是为双极型晶体管的输出提供适当的保护，这主要是针对反向电流的。如图9简化图解，集成电路的输出级是使用npn晶体管，这是由于他们的高效区和比较好的性能。图中的每个npn晶体管只能控制一个电流方

34、向。上面那个可以控制拉电流但不能控制灌电流，下面那个恰好相反。在MOSFET的导通和截止时源极电感和MOSFET的输入电容之间不可避免的波动迫使电流输出时要向两个方向流动。为了给反向电流提供一个回路，就需要一个正向导通压降低的肖特基二极管来保护输出电路。这个二极管必须与输出端和驱动的旁路电容端放的很近。有必要指出，二极管仅保护驱动电路，对控制栅源电压噪声无效，尤其是直接驱动中芯片和MOSFET的栅源终端离得比较远的情况。双极型晶体管推拉式驱动MOSFET驱动最流行的和最划算的就是晶体管同相的推拉式驱动，如图10.像所有的外部驱动一样，这种电路对控制电流毛刺、功率损耗有效，这对PWM控制更有利。

35、当然，它们可以而且应该紧挨所驱动的功率MOSFET放置。这样使得驱动栅极的电流变化在一个小的范围内，减小了寄生电感的值。即使驱动由分立元件组成，也需要把旁路电容放置在上部npn管子和下部pnp管子之间。理想情况下，在驱动的旁路电容和PWM控制器的旁路电容之间可以放置一个滤波电阻或电感，这可增加电路抗干扰能力。图10中RGATE是可选的，RB可以由驱动晶体管的放大倍数而计算得来，以此来提供所需的栅极阻抗。推拉式三极管驱动有个有趣的性能，那就是两个基射结可以相互保护，防止反向击穿。此外，假设回路区域比较小，RGATE可以被忽略，那么使用基射三极管就可以把栅极电压锁定在VBIAS+VBE和GND-V

36、BE之间。这种解决方案的另一个好处是：在同样的锁定机制下，npn-pnp推拉式驱动不需要任何肖特基二极管保护来防止反向电流。MOSFET 推拉式驱动使用MOSFET电路和使用晶体管是等价的，如图11所示。不幸的是，这个电路和晶体管推拉式电路相比有一些缺点，这就解释了为什么它很少被分散的使用。图11所示为一个反向驱动，因此PWM控制器的信号也必须反向一下。此外，合适的MOSFET要比晶体管贵很多，而且当他们的栅极电压在转变时会有很大的电流流过它们。这个问题可以通过增加额外的逻辑或者定时电路来避免，这些技术在IC中被广泛的使用。提速电路当提到提速电路，设计者唯一的能想到的电路就是加快MOSFET关

37、断过程的电路。原因是导通速度通常受关断速度限制，或者说是受电源中整流器部分反向恢复速度限制。在图3的电感箍紧模型的讨论中，MOSFET的导通和整流二极管的截止是相符合的。因此，快速的开关决定于二极管的反向恢复特性，而不是驱动电路的能力。在一个最优的设计中，栅极导通的驱动速度和二极管开关特性相符的。另外，考虑Miller平坦区是更加靠近GND而不是栅极最终驱动电压VDRV,输出阻抗和栅极阻抗上可以得到一个更高的电压。通常情况下所获得的导通速度足够来驱动MOSFET了。在关断上情况就大大的不一样了。理论上，MOSFET的关断速度仅仅依赖于栅极驱动电路。一个关断时电流比较大的电路能够使输入电容放电更

38、快些，提供更短的截止时间和更小的截止损耗。大的放电电流可以通过低输出阻抗的MOSFET或者一个n沟道负的截止电压的器件来实现。虽然较快的开关速度可以降低开关损耗，但是加速电路会增加波形的噪声，这是由MOSFET关断时较大的电压变化率和电流变化率引起。这在选择合适的额定电压和电磁干扰防范上需要考虑的。截止二极管下述的关于截止二极管电路的例子是在简单的以地位参考的栅极驱动电路中论证的，但也适用于论文后面的电路。最简单的是反向并联二极管技术，如图12所示。在这个电路中，RGATE可以调节MOSFET的开启速度。在关断期间，反向二极管分流。仅当栅极电流高于下式值时，DOFF开始工作。1N4148的典型

39、值约为150ma，BAS40，反向肖特基二极管的为300ma左右。因此，当栅源电压接近0时，二极管的作用越来越小。最终结果是，这个电路会显著的减小截止时间的延迟，但仅是在开关时间和dv/dt能力上有所帮助而已。另一个缺点是栅极关断电流仍然必须流经驱动的输出阻抗。Pnp关断电路毋庸置疑的，快速关断电路中最流行的设置就是使用局部pnp关断电路，如图13所示。在QOFF的帮助下，MOSFET关断时栅极和源极局部短路。RGATE限制开关速度，而DON为导通电流提供回路。另外，DON在开始导通时还为三极管QOFF的基射结提供保护，防止被反向击穿。这个方案最大的好处是MOSFET输入电容的放电峰值电流被限

40、制在最小的可能的回路（两个晶体管的栅源连接和集射连接）中。关断电流不再流入驱动器中，它不会再引起接地反弹问题，而且驱动的功率损耗也会减小1/2。关断三极管的分流包括栅极驱动环形电感、电流采样电阻、和驱动输出阻抗。此外，QOFF从不饱和，这对迅速的开关是十分的重要的。仔细观察电路，可发现这个解决方案是一个简单的推拉式驱动，其中上拉npn晶体管被一个二极管代替。和推拉式驱动相似，MOSFET栅极电压被关断电路近似的锁定在VDRV+0.7和GND-0.7之间,消除了栅极多余电压的危险。电路的唯一的缺点是由于QOFF的结压降使得栅极电压不能达到0。Npn关断电路要分析的下一个电路是npn局部关断电路，

41、如图14所示。和pnp方案类似，栅极放电电流也是被限制在局部的。Npn晶体管比pnp晶体管更靠近地端。而且，这样放置可以提供一个自给偏压使在加电时MOSFET仍为截止的。不幸的是，这种电路有一些重大的缺点。Npn关断晶体管QOFF是反向状态，这就需要通过QINV来提供一个反向的PWM信号。在MOSFET导通时，反相器从驱动中分走一部分电流，这降低了电路的效率。此外，QINV的饱和在门驱动时将会使关断延迟变大。Nmos关断电路这是一个改进，遵循较少元件原则，如图15所示，使用一个双驱动为一个小的n沟道晶体管提供PWM信号。这个电路的开关速度很快，而且可以使栅极电压降到0V。和前面一样RGATE可

42、以开关的速度，但它也用来防止在两个驱动之间毛刺电流的产生。另一个需要考虑的事实是QOFF的电容COSS和功率MOSFET的电容CISS相并联。这将增加驱动所提供的栅极总电荷量。还要考虑，主MOSFET的栅极在智能IC驱动加电时是不固定的。dv/dt 保护这里有两种保护MOSFET防止dv/dt触发导通的情况。一是在加电过程中，器件栅极和源极端的电阻通常可以提供这种保护。在加电时，下拉电阻的值是在dv/dt最糟糕的情况下的来的，公式如下：在这个公式中，最大的挑战就是找到加电过程中出现大的最大的dv/dt，然后对此进行保护。第二种情况是在正常工作时，当漏源端时截止而dv/dt强制加到这两端。这种情

43、况比最初预料的更普遍。所有的同步整流开关都工作在这种模式，这随后将会讨论。大多数软启动开关转换器都能够在主开关刚截止后把dv/dt强制加到它们上，由电源震荡部分所驱动。由于这些dv/dt在加电时相当大，而且开启电压VTH由于结工作温度比较高而更低，因此必须由门驱动电路的输出阻抗提供相应保护。第一个任务就是确定在最糟糕情况下dv/dt的最大值。下一步就是在估计一个特定器件的合适性时计算它的正常dv/dt范围，这由MOSFET内部栅极阻抗和电容CGD决定。假定在理想情况即外部驱动阻抗为0时，器件自身dv/dt限制为：式中VTH是在25时的开启电压，-0.007是VTH的温度系数，RG,I是栅极内部

44、网格阻抗，CGD是栅源电容。假如MOSFET的自身dv/dt比共振电路的dv/dt低，或者另一个不同的管子或者一个负的栅极偏压，那么久必须考虑这些了。假如结果对器件是有利的，那么最大栅极阻抗可以重新计算，而且由下式可以解出这个方程式：一旦给出最大下拉电阻值，那么栅极驱动设计就可以进行了。还应该考虑到驱动的下拉电阻的阻抗也是和温度有关的。在较高的温度下，用IC电路驱动的MOSFET表现出比在通常25情况下更大输出阻抗。关断加速电路同样也可以用于MOSFET的dv/dt抑制上，因为在关断时可以和RGATE分流，在器件截止状态也可以。例如，图13中简单的pnp关断电路，就可以增大MOSFET最大dv

45、/dt值。由于晶体管的放大倍数的作用等式增加的dv/dt值为：在dv/dt的计算中，MOSFET内部栅极阻抗在任何资料表中都没有明确给出。如前所指出的，这个阻抗由栅极用于分配电流的材料、芯片大小、和芯片内部半导体的设计决定。同步整流器驱动MOSFET同步整流器是以地位参考开关的一个特例。这些器件是在传统应用中完全一样的N沟道MOSFET，但是是应用于低电压输出电源中而不是用在整流二极管中。它们通常工作在限制十分严格的漏源电压范围内，因此，它们的电容CGS和CDS表现出很大的电容值。此外，它们的应用是独特的，因为他们工作在他们V-I波形的第四象限。电流由源极流向漏极。这使得栅极驱动信号仿佛是不相

46、干的。假定这种情况，同步开关锁需的各个器件都有，电流将会流过这些器件，或者流过有阻抗的沟道，或者是流经MOSFET的寄生二极管。检验MOSFET同步整流开关的最简单模型就是一个简化了的buck功率级电路，其中整流二极管被晶体管QSR所代替，如图16所示。在这个电路中第一个要确认的事是同步整流MOSFET的工作决定于电路中的另一个控制开关，即前置开关QFW。两个门驱动波形不是独立的，而且它们特定的时间标准必须一致。信号的重叠将会使致命的，因为这两个MOSFET将会使源极电压短路，而在此回路中没有任何限流元件。理想情况是两个开关同时导通和截止，这可防止MOSFETQSR体二极管的导通。不幸的是，避

47、免体二极管导通的机会太小了。若需要精确的、时间自适的开关速度快的，使用传统技术通常是做不到的。因此，在很多情况下，一个简单的周期（从20ns到80ns）体二极管要比同步整流器先导通，后截止。栅极电荷在体二极管导通期间，器件中建立满载电流，而且漏源电压和体二极管正向导通压降相同。在这些条件下，来使器件导通、截止所需的栅极电荷和传统的在工作区四分之一周期的电荷不一样。当栅极导通时，漏源电压几乎为0，而且电容CGD和CDS已经放电完毕。而且，Miller效应也不会出现，在漏极和栅极端没有反馈。因此，所需的栅极电荷和使栅源电容、栅漏电容从0充电到VDRV所需的电荷相等。精确的，在0到VDRV的低电压下

48、，电容CGD的平均值由下式决定：下式用来计算同步MOSFET整流器的总的栅极电荷：这个值明显的比器件资料表中给出的总电荷值要小。同样的管子、同样的整流电路，如果它工作在它的第一象限工作区，那么它可以更快的开和关。不幸的是，这个优点无法实现，这是由于器件的RDS(on)比较低，而在同步整流器中由于器件尺寸较大而导致的输入电容和输出电容比较大。在功率损耗中里一个重要的点是，我们需要考虑资料表中总的栅极电荷值。尽管栅极在导通期间从驱动上得到的实际电荷量要比资料表中给出的小，但资料表中的值包括了流如输出阻抗的那一部分。在导通前，漏源地电压变化时，由功率级提供的Miller电荷必须流经同步MOSFET驱动，这就导致了额外的功率损耗。这种现象从图17可看到，它也是下节要讨论的dv/dt注意事项的一部分。同步MOSFET的截止过程和导通过程遵循相同的原则，因此前面的关于栅极电荷的讨论同样适用。dv/dt注意事项图17展示了QSR导通和截止时最重要的电路和电流组成。实际上，更精确的说是，QFW上的开关动作强制使QSR导通和截止，而与它本身栅极信号驱动无关。QSR的导通开始