半导体二极管三极管 (3).ppt
《半导体二极管三极管 (3).ppt》由会员分享,可在线阅读,更多相关《半导体二极管三极管 (3).ppt(78页珍藏版)》请在三一办公上搜索。
1、.,1,集成电路的发展历程,半导体集成电路的出现与发展半导体集成电路的出现和发展经历了以下过程:19471948年,晶体管的发明1946年1月,Bell实验室正式成立半导体研究小组:W.Schokley,J.Bardeen、W.H.Brattain Bardeen提出了表面态理论,Schokley给出了实现放大器的基本设想,Brattain设计了实验;1947年12月23日,第一次观测到了具有放大作用的晶体管;,.,2,1947年12月23日第一个点接触式NPN Ge晶体管发明者:W.Schokley J.Bardeen W.Brattain,.,3,晶体管的三位发明人:巴丁、肖克莱、布拉顿,
2、.,4,集成电路的发展历程,半导体集成电路的出现与发展半导体集成电路的出现和发展经历了以下过程:1)19471948年,晶体管的发明2)1958年,集成电路的发明1952年5月,英国科学家G.W.A.Dummer第一次提出了集成电路的设想。1958年以德克萨斯仪器公司(TI)的科学家基尔比(Clair Kilby)为首的研究小组研制出了世界上第一块集成电路,并于1959年公布了该结果。,.,5,集成电路的发明,1958年世界上第一块集成电路:锗衬底上形成台面双极晶体管和电阻,总共12个器件,用超声焊接引线将器件连起来。,获得2000年Nobel物理奖,.,6,集成电路的发展历程,半导体集成电路
3、的出现与发展半导体集成电路的出现和发展经历了以下过程:1)19471948年,晶体管的发明2)1958年,集成电路的发明3)1959年,平面工艺的发明,1959年7月,美国Fairchild 公司的Noyce发明第一块单片集成电路,利用二氧化硅膜制成平面晶体管,并用淀积在二氧化硅膜上的、和二氧化硅膜密接在一起的导电膜作为元器件间的电连接(布线)。这是单片集成电路的雏形,是与现在的硅集成电路直接有关的发明。由此,将平面技术、照相腐蚀和布线技术组合起来,获得大量生产集成电路的可能性。,.,7,集成电路的发展历程,半导体集成电路的出现与发展半导体集成电路的出现和发展经历了以下过程:1)1947194
4、8年,晶体管的发明2)1958年,集成电路的发明3)1959年,平面工艺的发明4)1960年,成功制造了第一块MOS集成电路。,.,8,集成电路发展的特点,九十年代以来,集成电路工艺发展非常迅速,已从亚微米(0.5到1微米)进入到深亚微米(小于0.5微米),进而进入到超深亚微米(小于0.25微米,目前已经到了0.09微米)。,工艺与半导体光刻技术所能达到的器件线宽水平有关。2.在2002年底,在旧金山召开的国际电子器件会议上,东芝公司和索尼公司宣布,他们已开发出了65纳米线宽的集成有DRAM的CMOS型单芯片系统,可用于宽带大容量通信。3.2004年3月,德州仪器宣布了65纳米半导体制造工艺技
5、术的详细信息,并且称与90纳米技术相比,采用此技术可将晶体管的体积缩小二分之一,性能提高4成,TI的65纳米工艺技术是针对200毫米与300毫米的生产系统而进行开发的。4.这些表明集成电路制造技术在进一步向深亚微米乃至纳米方向发展,而且制造工艺新产生的技术之间的换代周期仍然保持为2年。,.,9,后人对摩尔定律加以扩展,即集成电路的发展:工艺每三年升级一代(代的定义为4倍能力,2年/代至3年/代);集成度每三年翻二番;特征线宽约缩小30左右;逻辑电路(以CPU为代表)的工作频率提高约30,集成电路发展的特点,不断提高产品的性能价格比是微电子技术发展的动力,摩尔定律:,-Min.transisto
6、r feature size decreases by 0.7X every three years-True for at least 30 years!(Intel公司前董事长Gordon Moore首次于1965提出),.,10,第二章 半导体二极管和三极管,2-1 基础知识.2-2 PN结.2-3 半导体二极管.2-4 二极管的应用2-5 其他二极管2-6.半导体三极管.,.,11,第二章 半导体二极管和三极管 21.基础知识.,一.本征半导体半导体的导电率为10-9109 S.制造半导体器最先要用Si,Ge的单晶体.Si,Ge的单晶体称为本征半导体.本征半导体中无可自由移动的带电粒子
7、载流子.室温(T=300k)时,Si:ni=pi=1.4*1010/cm3 Ge:ni=pi=2.5*1013/cm3 其浓度差异由于禁带宽度造成的,.,12,一.本征半导体,原子结构:Ge:2 8 18 4*Si,Ge均为四价元素*共价键 Si:2 8 4半导体受光热时会产生本征激发.本征激发的特征是自由电子和空穴两种载流子总是成对产生的.,+32,+14,.,13,二.杂质半导体,在本征半导体中加入杂质,可改变渠道电能力.1.P型半导体(空穴半导体):本征半导体中加入三价元素(硼,铝,铟等),则会产生空穴.(所谓多数载流子)空穴的移动通过电子的填充来实现.空穴若被电子补充,则形成不会移动的
8、负离子.,.,14,二.杂质半导体,结构图:电子移动后 成为负离子 电子走后,形成空穴,同时 成为正离子,+4,+4,+4,+4,+3,+3,.,.,.,.,.,.,.,.,.,.,.,.,.,.,.,空穴,.,15,二.杂质半导体,2.N型半导体:本征+五价元素(砷,磷,锑等),电子为多子,空 穴为少子.电子移动后,剩下不会移动的正离子.:1)掺杂后,载流子数目增多.2)P型半导体:多子是空穴,少子是电子.3)N型半导体:多子是空穴,少子是电子.,小结,.,16,.,17,.,18,第二章 半导体二极管和三极管 22.PN结,一.PN结的形成:P,N接触,多子扩散,产生扩散电流;留下正负离子
9、形成内建电场;内建电场促使少子漂移产生漂移电流.当扩散电流=漂移电流时,PN结形成,.,19,.,20,二、结的单向导电特性,1.结外加正向电压 若将电源的正极接区,负极接区,则称此为正向接法或正向偏置。此时外加电压在阻挡层内形成的电场与自建场方向相反,削弱了自建场,使阻挡层变窄,如图1()所示。显然,扩散作用大于漂移作用,在电源作用下,多数载流子向对方区域扩散形成正向电流,其方向由电源正极通过区、区到达电源负极。,.,21,此时,结处于导通状态,它所呈现出的电阻为正向电阻,其阻值很小。正向电压愈大,正向电流愈大。其关系是指数关系:,式中,为流过结的电流;U为结两端电压;,称为温度电压当量,其
10、中k为玻耳兹曼常数,为绝对温度,q为电子的电量,在室温下即时,;为反向饱和电流。电路中的电阻是为了限制正向电流的大小而接入的限流电阻。,.,22,图1 PN结单向导电特性,.,23,2.结外加反向电压 若将电源的正极接区,负极接区,则称此为反向接法或反向偏置。此时外加电压在阻挡层内形成的电场与自建场方向相同,增强了自建场,使阻挡层变宽,如图 1()所示。此时漂移作用大于扩散作用,少数载流子在电场作用下作漂移运动,由于其电流方向与正向电压时相反,故称为反向电流。由于反向电流是由少数载流子所形成的,故反向电流很小,而且当外加反向电压超过零点几伏时,少数载流子基本全被电场拉过去形成漂移电流,此时反向
11、电压再增加,载流子数也不会增加,因此反向电流也不会增加,故称为反向饱和电流,即。,.,24,此时,结处于截止状态,呈现的电阻称为反向电阻,其阻值很大,高达几百千欧以上。综上所述:结加正向电压,处于导通状态;加反向电压,处于截止状态,即结具有单向导电特性。将上述电流与电压的关系写成如下通式:此方程称为伏安特性方程,如图2所示,该曲线称为伏安特性曲线。,.,25,图 2 PN结伏安特性,.,26,三.PN结的反向击穿,PN结处于反向偏置时,在一定电压范围内,流过结的电流是很小的反向饱和电流。但是当反向电压超过某一数值()后,反向电流急剧增加,这种现象称为反向击穿,如图2所示。称为击穿电压。结的击穿
12、分为雪崩击穿和齐纳击穿。,.,27,发生击穿并不一定意味着结被损坏。当PN结反向击穿时,只要注意控制反向电流的数值(一般通过串接电阻实现),不使其过大,以免因过热而烧坏结,当反向电压(绝对值)降低时,结的性能就可以恢复正常。稳压二极管正是利用了结的反向击穿特性来实现稳压的,当流过结的电流变化时,结电压保持基本不变。,.,28,四、结的电容效应 按电容的定义,即电压变化将引起电荷变化,从而反映出电容效应。而结两端加上电压,结内就有电荷的变化,说明结具有电容效应。结具有两种电容:势垒电容和扩散电容。,.,29,1.势垒电容CT 势垒电容是由阻挡层内空间电荷引起的。空间电荷区是由不能移动的正负杂质离
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 半导体二极管三极管 3 半导体 二极管 三极管
链接地址:https://www.31ppt.com/p-2670473.html