数电-第三章 组合逻辑电路.ppt

《数电-第三章 组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《数电-第三章 组合逻辑电路.ppt（25页珍藏版）》请在三一办公上搜索。

1、第三章 组合逻辑电路,第一节 组合电路的分析和设计,第二节 组合逻辑电路中的竞争与冒险,第三节 超高速集成电路硬件描述语言VHDL,第四节 组合逻辑电路模块及其应用,小结,相关知识回顾：,逻辑运算,逻辑门,与或非异或同或,非门与门或门与非门或非门异或门同或门,本章任务：,1.组合逻辑电路的分析与设计2.常用组合逻辑模块的使用,由逻辑门组成,第三章 组合逻辑电路,(2)学习常用中规模集成模块,(3)了解电路中的竞争和冒险现象,本章重点,(1)掌握分析和设计组合电路的基本方法,加法器 比较器译码器 编码器选择器 分配器,本章基本内容,(1)电路分析与设计经典的方法(2)常用组合逻辑模块的灵活应用,

2、组合电路的分析,组合电路的设计,第一节 组合电路的分析和设计,组合电路,一、组合电路,输入：,逻辑关系：Fi=fi(X1、X2、Xn)i=(1、2、m),特点：,电路由逻辑门构成；,输出无反馈到输入的回路；,输出与电路原来状态无关。,输出：,X1、X2、Xn,F1、F2、Fm,不含记忆元件；,二、组合电路的分析,分析已知逻辑电路，总结其功能,步骤：,输出函数表达式,描述电路功能,已知组合电路,真值表,因此该电路为少数服从多数电路，称表决电路。,解：（1）由电路图得逻辑表达式,（2）由逻辑表达式得真值表,（3）功能分析：,多数输入变量为1，输出F为1；,多数输入变量为0，输出 F为0。,解：（1

3、）由电路图得 表达式,（2）列出 真值表,自然二进制码,格雷码,（2）列出 真值表,（1）由电路图得表达式,本电路是自然二进制码至格雷码的转换电路。,（3）分析功能,注意：利用此式时对码位序号大于（n-1）的位应按0处理，如本例码位的最大序号i=3，故B4应为0，才能得到正确的结果。,推广到一般，将n位自然二进制码转换成n位格雷码：Gi=BiBi+1（i=0、1、2、n-1）,自然二进制码至格雷码的转换,B4,(1)写出逻辑式,例：分析下图的逻辑功能,.,化简,(2)列逻辑状态表,(3)分析逻辑功能 输入相同输出为“1”,输入相异输出为“0”,称为“判一致电路”(“同或门”),可用于判断各输入

4、端的状态是否相同。,逻辑式,三、组合电路的设计,步骤：,设计：根据要求设计出实际逻辑电路,形式变换,根据设计所用芯片要求,选择所需门电路,根据设计要求,确定输入、输出、列出真值表,写出表达式并简化,画逻辑电路图,分析：分析已知逻辑电路，总结其功能,例3：半加器的设计,（1）半加器真值表,（2）输出函数,（3）逻辑图,（4）逻辑符号,半加器逻辑符号,由表达式知，若无特别要求，用一个异或门和一个与门即可实现半加器电路。电路图为：,分析：半加器是将两个一位二进 制数相加求和及向高位 进位的电路。因此，有两 个输入（加数与被加数）及两个输出（和与进位）。,设被加数和加数分别为A和B，和与进位分别为S、

5、C，真值表为：,将用“异或”门实现的半加器改为用“与非”门实现,函数表达式变换形式：,用“与非”门实现半加器逻辑图如图所示：,全加器是实现,例4：全加器的设计。,全加器逻辑符号,一位二进制数,一位二进制数,低位来的进位,和高位进位,例5：试将8421BCD码转换成余三BCD码。,（2）卡诺图,（1）真值表,（3）表达式,（4）电路图,（3）表达式,8421BCD码转换成余3BCD码的逻辑电路,例:某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和

6、 G2均需运行。试画出控制G1和 G2运行的逻辑图。,设：A、B、C分别表示三个车间的开工状态：开工为“1”，不开工为“0”；G1和 G2运行为“1”，不运行为“0”。,(1)根据逻辑要求列状态表,首先假设逻辑变量、逻辑函数取“0”、“1”的含义。,逻辑要求：如果一个车间开工，只需G2运行即可满足要求；如果两个车间开工，只需G1运行，如果三个车间同时开工，则G1和 G2均需运行。,开工,“1”,不开工,“0”,运行,“1”,不运行,“0”,(1)根据逻辑要求列状态表,(2)由状态表写出逻辑式,或由卡图诺可得相同结果,(3)化简逻辑式可得：,(4)用“与非”门构成逻辑电路,(5)画出逻辑图,设计一个数据鉴别器。当三位二进制数B（B2B1B0）大于等于1且小于等于5时，输出为1，否则为0。试用最少的异或门、非门和与非门实现之,分析下图所示逻辑电路。电路输入变量A、B、C和输出函数F，G均代表一位二进制数。试写出输出表达式，列出真值表，并说明电路的逻辑功能。,