L-Edit绘制版图.ppt

《L-Edit绘制版图.ppt》由会员分享，可在线阅读，更多相关《L-Edit绘制版图.ppt（200页珍藏版）》请在三一办公上搜索。

1、2023/2/18,L-Edit的使用方法,L-Edit是Tanner Tools Pro工具软件中的一个软件包，可以在同一窗口中进行版图设计、设计规则检查、网表提取、标准单元自动布局与连线等工作。配合在S-Edit中建立的相应电路，可以在Tanner Tools Pro提供的另一个工具LVS完成布局与电路的比对。在本章中将介绍L-Edit的使用与版图设计及网表提取。,2023/2/18,10.1 L-Edit的窗口介绍,图3.1为L-Edit的窗口，包括标题栏、工具栏、位置显示区、鼠标功能说明、状态栏、绘图区等项目。还有层的定义区，用以定义现在要进行绘制和编辑的层。,2023/2/18,20

2、23/2/18,2应用参数设置执行Setup/Application子命令进入应用设置对话框，如图3.5所示，包括热键和鼠标作用的某些设定。（1）配置文件设置栏“Workgroup”填充框用来指定设计组应用配置文件的路径和名称。“User”填充框用来指定设计者应用配置文件的路径和名称。,2023/2/18,3.5.3 对象的移动 对象的移动可以分为：图形移动、递增移动、数字移动与更改方向移动。这些移动可以是一个对象，也可以是一群对象的移动。（1）图形移动 先选择所要移动的对象，使用鼠标的中间键(Move-Edit)即可拖曳对象到新的位置，如果已经有对象在选择的状态下，则该对象就可以被移动；若是

3、尚未有对象在选择的状态下，则鼠标附近的对象(隐选的方式)会被移动。（2）递增移动 使用表3.2中四个命令可以对己选择的对象进行搬移，所移动的量是在Setup/Design子命令设计参数对话框中的Nudge amount填充框中设置。,2023/2/18,表3.2 递增移动命令热键表,2023/2/18,（3）数字移动 执行Draw/Move By子命令会出现MoveBy对话框，在对话框中填入X和Y轴方向的移动量，单击OK按钮即可。（4）更改方向 L-Edit提供三种更改方向的命令：旋转(Draw/Rotate)、水平映像(Draw/Flip/Horizontal)、与垂直映像(Draw/Fli

4、p/Vertical)。这些对象方向的改变都是以对象几何中心为转轴，即使是多数个对象也是如此。,2023/2/18,3.6 视图的操作,每个窗口显示一个单元版图的一部分。显示在窗口中的版图的子集称为视图。可以用平移（Panning）当前窗口的方法来显示版图中不同区域的视图，也可以用缩放（Zooming）使在窗口中显示版图的较大或较小区域的视图。在版图绘制中，移动和编辑的任何 阶段都可以做平移和缩放操作。1.窗口的平移平移的命令共有9种，如表3.3所示，平移只移动窗口，而版图是不动的。当窗口向一个方向移动，视图中的对象将向相反的方向移动。,2023/2/18,2023/2/18,2.窗口的缩放L

5、-Edit提供4种缩放的功能，可以借着放大缩小的功能来改变视图。其功能如表3.4所示。,2023/2/18,画版图的步骤,1.进入L-Edit2.建立新文件3.环境设定4.编辑元件5.绘制多种图层形状6.设计规则检查（DRC）7.修改对象8.设计规则检查（DRC）9.版图提取,2023/2/18,用L-Edit画PMOS版图的步骤,（1）打开L-Edit程序：L-Edit会自动将工作文件命名为Layout1.tdb并显示在窗口的标题栏上，如图3.35所示。（2）另存为新文件：选择执行File/Save As子命令，打开“另存为”对话框，在“保存在”下拉列表框中选择存贮目录，在“文件名”文本框中

6、输入新文件名称，如Ex1。,图3.35 L-Edit 的标题栏,2023/2/18,（3）替换设置信息：用于将已有的设计文件的设定（如格点、图层等）应用于当前的文件中。选择执行File/Replace Setup子命令打开对话框，单击“From File”栏填充框的右侧的Browser按钮，选择X:TannerLedit100SamplesSPRexample1lights.tdb文件，如图3.36所示，单击OK就将lights.tdb文件中的格点、图层等设定应用在当前文件中。,2023/2/18,图3.36 替换设置信息对话框,2023/2/18,图3.36 替换设置信息对话框（4）编辑单元

7、：L-Edit编辑方式是以单元（Cell）为单位而不是以文件（File）为单位的，每一个文件可有多个Cell，而每一个Cell可表示一种电路的版图或说明，每次打开新文件时自动打开一个Cell并将之命名为Cell0，如图3.37所示，其中编辑窗口中的十字为坐标原点。（5）设计环境设置：绘制版图时必须要有确定的大小，因此在绘图前首先要确定或设定坐标与实际长度的关系。选择执行Setup/Design子命令，弹出Setup Design对话框，在Technology标签页中可设置工艺的名称、单位等，本例以Lambda为单位，而Lambda与内部单位（Internal Unit）的关系可在Technol

8、ogy setup选项中进行设置，如图3.38所示，设定1个Lambda为1000个Internal Unit，即设定1个Lambda等于1个Micron。,2023/2/18,图3.37 编辑单元Cell0,2023/2/18,图3.38 工艺设定,2023/2/18,Grid标签页用于显示栅格、鼠标栅格和定位栅格的设置，如图3.39所示。在“Grid display”栏内设定1个显示栅格点（Displayed grid）等于1个坐标单位（Locator unit），在“Suppress grid less than”框中设置8，表示当栅格小于8个像素时不显示；在“Mouse grid”栏中

9、，设定鼠标光标显示（Cursor type）为Smooth类型，在“Mouse snap grid”框中设定鼠标锁定的栅格为0.5个坐标单位；在“Locator unit”栏中设定1个坐标为1000个内部单位。设定结果为1个栅格的距离等于1个坐标单位也等于1个Micron。,2023/2/18,图3.39 栅格的设定,2023/2/18,（6）图层的设置：在Layers面板的下拉列表中选取图层。PMOS版图需要用到N Well、Active、N Select、P select、Ploy、Matal1、Matal2、Active Contact、Via等图层。图3.40 设置设计规则对话框（7）

10、绘制N Well：在P型衬底上制作PMOS管，首先要制作N Well。而N Well的最小宽度必须满足所选工艺规则。本例使用由软件提供的MOSIS/ORBIT 2.0U设计规则。查看N Well绘制要遵守的设计规则可选择Tools/DRC命令，打开Design Rule Check对话框，单击其中Setup按钮会出现Setup Design Rule对话框（或单击图标），再从其中的Rules list列表框选择1.1 Well,2023/2/18,图3.40 设置设计规则对话框,2023/2/18,Minimum Width选项，可知N Well的最小宽度有10个Lambda的要求，如图3.4

11、0所示。图6 N Well设计规则在Layers面板的下拉列表中选取N Well选项，再从Drawing工具栏中选择按钮，在Cell0编辑窗口画出横向24格纵向15格的方形即为N Well，如图3.41所示。,2023/2/18,图3.41 绘制N Well,2023/2/18,（8）截面观察：L-Edit具有截面观察功能，可以观察该版图设计流片后的断面情况。选择Tools/Cross-Section子命令（或单击按钮），打开Generate Cross-Section对话框，如图3.42所示。,图3.42 截面产生设置,2023/2/18,单击对话框中的Brower按钮，在弹出的对话框中选择

12、C:TannerLEdit83amplesSPR example1lights.xst文件，再单击Pick按钮在编辑画面中选择要观察的位置，然后单击OK按钮，结果如图3.43所示。单击截面图中的关闭按钮可取消截面状态，恢复到画图状态。状态栏中的Well,2023/2/18,图3.43 N Well截面图,2023/2/18,X指N Well的意思，截面图中N Well宽度与版图中的N Well的宽度是一致的。图3.44 Active设计规则（9）绘制Active图层：首先要了解设计规则对有源区的要求。选择Tools/DRC命令，打开Design Rule Check对话框，单击其中Setup按

13、钮会出现Setup Design Rule对话框（或单击图标），再从其中的Rules list列表框选择2.1 Active Minimum Width选项，可知Active的最小宽度有3个Lambda的要求，如图3.44所示。,2023/2/18,图3.44 Active设计规则,2023/2/18,在Layers面板的下拉列表中选取Active选项，再从Drawing工具栏中选择按钮，在Cell0编辑窗口的N Well中画出横向14格纵向5格的方形Active区，如图3.45所示。,2023/2/18,图3.45 绘制Active区,2023/2/18,（10）Active区截面观察：选择

14、Tools/Cross-Section命令（或单击按钮），打开Generate Cross-Section对话框，单击Pick按钮，再在编辑画面中选择要观察的位置，然后单击OK按钮，结果如图3.46所示。,2023/2/18,图3.46 Active截面图,2023/2/18,（11）设计规则检查：选择Tools/DRC命令，打开Design Rule Check对话框，选中Write errors to files复选框将错误项目记录到Cell0.drc文件或自行取文件名，若单击“确定”按钮，则进行设计规则检查，结果如图3.47所示。发现一个错误，单击“确定”按钮后，可执行Tools/Cle

15、ar Error Layer命令（或单击按钮）清除错误符号。,2023/2/18,图3.47 设计规则检查,2023/2/18,执行File/Open命令打开错误记录文件Cell0.drc，其内容如图3.48所示，有一个错误，版图设计违反了设计规则4.6，并标出发生错误的坐标范围。,2023/2/18,图3.48 设计规则检查结果,2023/2/18,选择执行Tools/DRC命令，打开Design Rule Check对话框，单击其中Setup按钮会出现Setup Design Rule对话框（或单击图标），再从其中的Rules list列表框选择4.6 Not Existing选项，可知观

16、察该设计规则的规定，如图3.49所示。,2023/2/18,图3.49 设计规则,2023/2/18,4.6的规则说明Not Selected Active层不能存在，Not Selected Active层的定义可以选择Setup/Layers命令观察其定义，如图3.50所示。4.6规则是指Active图层必须要与P Select图层或N Select重叠，而不能单独存在，否则设计规则检查会出错。,2023/2/18,图3.50 Not Selected Active层的定义,2023/2/18,（12）绘制P Select图层：在PMOS中有源区是P型杂质，P Select层是要定义P型杂

17、质的范围，在工艺中要设计光刻掩膜板以限定P型杂质的区域。但要注意P Select区域要包住Active区，否则设计规则检查会有错误。在MSOIS/ORBIT 2.0U设计规则中，规则4.2b/2.5规定了有源区的边界与P Select的边界至少要有2个Lambda的距离，这是包围（Surround）规则，如图3.51所示。,2023/2/18,图3.51 P Select设计规则,2023/2/18,选取Layers面板中下拉列表中的P Select选项，在N Well中绘制横向18格，纵向9格的P Select区，如图3.52所示。图中标出了4.2b中环绕规则所规定的区域。,2023/2/1

18、8,图3.52 绘制P Select结果,2023/2/18,有源区（Active）与P选区（P Select）的交叠处称为pdiff区。pdiff与N Well也要服从环绕规则，设计规则2.3a Source/Drain Active to Well Edge规定在N Well范围内，pdiff的边界与N Well的边界至少要有5个Lambda的距离，如图3.53所示。pdiff层的定义可以通过执行Setup/Layers命令来观察，如图3.54所示。图3.55中用标尺工具标出了规则2.3a中的环绕规则所规定的区域。,2023/2/18,图3.53 设计规则,2023/2/18,2023/2

19、/18,图3.56 Poly层设计规则,2023/2/18,（13）绘制Ploy图层：多晶硅就是PMOS管的栅极，需设计光刻掩膜版限制多晶硅的区域。在MOSIS/ORBIT 2.0U的设计规则中，规则3.1规定了Ploy的最小宽度为2个Lambda，如图3.56所示。在Layers面板的下拉列表选取Ploy项，在N Well的有源区中间绘制长为2个栅格、宽为7个栅格的矩形，结果如图3.57所示。,2023/2/18,图3.57 Poly图层绘制结果,2023/2/18,（14）设计规则检查：执行Tools/DRC命令进行设计规则检查，如图3.58所示，发现有2个错误，错误提示系统显示违背了设计

20、规则3.3，并标出发生错误的坐标范围，如图3.59所示。,2023/2/18,图3.58 设计规则检查,2023/2/18,图3.59 设计规则检查结果,2023/2/18,查看设计规则3.3，打开Setup Design Rules对话框，如图3.60所示。从3.3延伸（Extension）规则可以看出，Ploy必须延伸出Active区域最小2个Lambda的距离。在图3.57中所绘制的Ploy延伸出Active只有1个Lambda，需将Ploy在延伸1个格点。,2023/2/18,图3.60 设计规则检查结果,2023/2/18,（15）修改对象：执行Edit/Edit Object(s)

21、命令或点击图标，打开对象编辑对话框，在Show box coordinates的下拉列表中选择Corners选项，如图3.61所示。对话框中，X1和Y1代表左下角的X、Y坐标值，X2和Y2代表右上角的X、Y坐标值。将Y1改为3.000，将Y2改为12.000，图3.62 设计规则检查结果单击确定，即可将Ploy上下各延伸1个Lambda。也可用Alt键加鼠标左键拖曳的方法来修改对象大小，或者按住鼠标中键拖动的方法来修改对象大小。修改后在进行设计规则检查即无错误，如图3.62所示。,2023/2/18,图3.62 设计规则检查结果,2023/2/18,（16）截面观察：执行Tools/Cross

22、-Section命令（或单击按钮），打开Generate Cross-Section,2023/2/18,图3.63 截面观察,2023/2/18,对话框，单击Pick按钮在编辑画面中选择要观察的位置，然后单击OK按钮，结果如图3.63所示。在实际工艺中，先制作Ploy栅极，再扩散源区和漏区，因此在绘制版图时，可根据实际情况自行决定绘图顺序，不需要依照工艺的顺序来绘制。,2023/2/18,（17）绘制Active Contact图层：PMOS的源漏区接上电极，才能在其上施加偏压。各器件之间的信号传递，也要靠金属线连接，在最低层的金属线是以Matal1图层表示。在制作金属层之前，先淀积一层Si

23、O2绝缘层，然后在绝缘层上刻出接触孔，此接触孔是为了使金属与源漏扩散区接触，Metal1与扩散区之间的接触孔以Active Contact图层表示。打开Setup Design Rules对话框，如图3.64所示，规则6.1A就规定了对Active Contact图层的要求，这是标准宽度（Exact Width）规则，宽度限定在2个Lambda的大小。在Layers面板的下拉列表中选择Active Contact选项，在Active层中画出横向2格、纵向2格的方形，左右两个扩散区各画一个Active Contact，如图3.65所示。注意：此步不作DRC。,2023/2/18,图3.64 Ac

24、tive Contact设计规则,2023/2/18,图3.65 绘制Active Contact,2023/2/18,图3.66 Active Contact环绕规则,2023/2/18,另外，Active Contact图层与Active图层之间必须遵循环绕规则，如图3.66所示。从规则6.2A可以看出，Active Contact图层边界与field active图层边界必须至少有1.5个Lambda。在图31中，Active Contact与field active之间的环绕距离分别为1.5个Lambda（上下）与2个Lambda（左右），都满足该设计规则。截面观察：执行Tool/Cr

25、oss-Section命令，选定截面观察位置，结果如图3.67所示。,2023/2/18,图3.67 pmos截面图,2023/2/18,（18）绘制Metal1图层：用于与源漏区和多晶硅的接触、各器件之间的连接线等。需遵循最小宽度（Minimum Width）规则，从Setup Design Rules对话框可以看出，规则7.1规定了Metal1的最小宽度为3个Lambda如图3.68所示。另外还需遵循图3.68中规则7.4的环绕规则，即Active Contact图层与Metal1图层边界至少有1个Lambda的距离。,2023/2/18,图3.68 Metal1设计规则,2023/2/1

26、8,在Layers面板的下拉列表中选取Metal1选项，在Active Contact周围绘制横向4格、纵向4格的方形，左右两个扩散区各画一个，如图3.69所示。截面图如图3.70所示。,2023/2/18,图3.69 设计规则检查结果,2023/2/18,图3.70 截面观察,2023/2/18,（19）保存：将Cell0的名称重新命名，执行Cell/Reame命令，打开Rename Cell Cell0对话框，将cell名称改成pmos，这样就建立了一个pmos组件。图3.71 图层的隐藏图3.72 只显示Active（20）图层的显示：若只要显示某一个图层，可在Layers面板的下拉列表

27、选中该层，再将鼠标移至选中图层的图标上单击鼠标右键，在弹出的菜单命令中点击Hide All即可。要让图层重新显示则选择Show All命令。,2023/2/18,2023/2/18,（21）新建NMOS单元：选择Cell/New命令，打开Create New Cell对话框，在其中的New cell name栏中输入nmos，单击OK按钮。图3.73 NMOS版图（22）绘制NMOS单元：根据绘制PMOS单元的过程，依次绘制Active图层、N Select图层、Ploy图层、Active Contact图层与Metal1图层，完成后的NMOS单元如图3.73所示。其中，Active宽度为14

28、个栅格，高为5个栅格；Ploy宽为2个栅格，高为9个栅格；N Select宽为18个栅格，高为9个栅格；两个Active Contact的宽和高皆为2个栅格；两个Metal1的宽和高皆为4个栅格。其截面图如图3.74所示。,2023/2/18,图3.73 NMOS版图,图3.74 NMOS截面,2023/2/18,（23）设计导览：执行View/Design Navigator命令，打开Design Navigator对话框，可以看到ex1文件有nmos与pmos两个单元，如图3.75所示。,2023/2/18,图3.75 设计导览,2023/2/18,3.12 反相器的画法,（1）启动L-E

29、dit程序，将文件另存为EX2，将文件lights.tdb应用在当前的文件中，设定坐标和栅格。（2）复制单元：执行Cell/Copy命令，打开Select Cell to Copy对话框，将Ex1.tdb中的nmos单元和pmos单元复制到Ex2.tdb文件中。图3.76 引用nmos和pmos单元（3）引用nmos和pmos单元：执行Cell/Instance命令，打开Select Cell to Instance对话框，选择nmos单元单击OK按钮，可以在编辑画面出现一个nmos单元；再选择pmos单元单击OK，在编辑画面多出一个与nmos重叠的pmos单元，可以用Alt键加鼠标拖曳的方法

30、分开pmos和nmos，如图3.76所示。,2023/2/18,图3.76 引用nmos和pmos单元,2023/2/18,（4）设计规则检查：执行Tools/DRC命令，打开Design Rule Check对话框，单击Run，发现2个错误，如图3.77所示。查看错误记录文件Cell0.drc，可以知道2个错误都违反了设计规则2.3b。再打开Design Rule Check对话框，如图3.78所示，设计规则2.3b说明ndiff层与N Well的最小距离为5个Lambda。图2中ndiff层与N Well的距离为4.5个Lambda，将nmos与pmos的距离再拉开一点，如图3.79所示。

31、,2023/2/18,图3.77 设计规则检查,2023/2/18,图3.78 设计规则,2023/2/18,图3.79 调整后的pmos和nmos,2023/2/18,（5）新增PMOS衬底接触点单元：由于pmos的衬底要接电源，所以需在N Well上建立一个欧姆接触点，其方法为在N Well上制作一个N型扩散区，再利用Active Contact将金属线接至此N型扩散区。而N型扩散区必须在N Well图层绘制出Active图层和N Select图层，再加上Active Contact图层与Metal1图层，使金属线与扩散区接触。执行Cell/New命令，打开Create New Cell对

32、话框，在New cell name栏内输入“Basecontactp”，然后单击OK按钮，绘制PMOS衬底接触点单元，其中N Well宽为15栅格、高为15栅格，Active宽为5个栅格、高为5栅格，N Select宽为9个栅格、高为9个栅格，Active Contact宽为2个栅格、高为2个栅格，Metal1宽为4个栅格，高为4个栅格。,2023/2/18,图3.80 接触点截面,2023/2/18,图3.81 NMOS接触点截面（6）新增NMOS衬底接触点单元：执行Cell/New命令，打开Create New Cell对话框，在New cell name栏内输入“Basecontactn

33、”，然后单击OK按钮，绘制NMOS衬底接触点单元，Active宽为5个栅格、高为5栅格，P Select宽为9个栅格、高为9个栅格，Active Contact宽为2个栅格、高为2个栅格，Metal1宽为4个栅格，高为4个栅格。利用截面观察命令观察其截面，如图3.81所示。,2023/2/18,图3.81 NMOS接触点截面,2023/2/18,（7）引用Basecontactp和Basecontactn单元：执行Cell/Instance命令，打开Select Cell to Instance对话框，分别选择Basecontactp和Basecontactn单元，将其复制到Ex2中，并进行电

34、气检查，如图3.82所示。,2023/2/18,图3.82 设计规则检查,2023/2/18,（8）栅极Ploy连接：由于反相器的pmos和nmos的栅极是相连的，故可在Ploy层将pmos和nmos的Ploy相连。绘制出Ploy宽为2个栅格、高为6个栅格，如图3.83所示，经电气检查，没有错误。,2023/2/18,图3.83 连接栅极,2023/2/18,（9）连接pmos和nmos的漏极：由于反相器pmos和nmos的漏极是相连的，可利用Metal1将nmos与pmos的右边扩散区有接触点处相连接，绘制出Metal1宽为4个栅格、高为11个栅格，进行电气检查，没有错误，如图3.84所示。

35、,2023/2/18,图3.84 连接漏极,2023/2/18,（10）绘制电源线：由于反相器电路需要有Vdd电源与GND，电源绘制在Metal1上，在pmos的上方和nmos的下方各绘制一个宽为39个栅格、高为5个的电源线，绘制后进行电气检查，共有6个错误，如图3.85所示。查看错误记录文件，可知电源线的绘制违背了设计规则7.2。再执行Tools/DRC命令，打开Setup Design Rule对话框，可知规则7.2为最小间距（Minimum Spacing）规则，即要求Metal1层与Metal1层的最小间距为3个Lambda，而图10中的间距为2.5个Lambda，因此需将间距修改为3

36、Lambda，如图3.86所示。,2023/2/18,图3.85 绘制电源线,2023/2/18,图3.86 调整后的电源线,2023/2/18,（11）标出Vdd和GND节点：单击插入节点图标，再到绘图窗口中用鼠标左键拖曳出一个与上方电源线重叠的宽为39栅格、高为5个栅格的方格后，将自动出现Edit Object(s)对话框，在“On”框的下拉列表中选择Metal1，如图3.87所示。在Port name栏内键入Vdd，在Text Alignment选项中选择文字相对于框的位置的右边。然后单击“确定”按钮。用同样的方式标出GND，如图3.88所示。,2023/2/18,图3.87 编辑Vdd

37、节点,2023/2/18,2023/2/18,（12）电源与接触点的连接：将pmos的左边接触点与Basecontactp的接触点利用Metal1层与Vdd电源相连，而将nmos的左边接触点与Basecontactn的接触点利用Metal1层与GND相连，如图3.89所示。（13）加入输入端口：由于反相器有一个输入端口，且输入信号从栅极（Ploy）输入，根据MOSIS/Orbit 2U SCNAMEMS设计规范，输入输出信号由Metal2输入，故一个反相器输入端口需要绘制Metal2图层、Via图层、Metal1图层、Ploy Contact图层与Ploy图层，才能将信号从Metal2层传至P

38、loy层。可先在绘图窗口的空白处绘制，再移至适当的位置。,2023/2/18,绘制Ploy Contact图层：需遵循标准宽度规则，规则8.1规定了宽度为2个Lambda。选取Ploy Contact图层，绘制横向为2格、纵向为2格的方形，如图3.90所示。绘制Ploy图层：Ploy图层与Ploy Contact图层间需要遵守环绕规则。规则5.2A/5.6B规定了Ploy Contact边缘与Field Ploy边缘至少要有1.5个Lambda的距离。选取Ploy图层，绘制横向为5格、纵向为5格的方形，将Ploy Contact包住，如图3.90所示。绘制Metal1图层：Ploy Conta

39、ct是用来连接Ploy层与Metal1的接触孔，因此绘制Metal1应与Ploy Contact重叠，Metal1与Ploy Contact层间需遵守环绕规则，规则7.3规定了Ploy Contact边缘与Metal1边缘至少有1个Lambda的距离。选取Metal1图层，绘制横向为10格、纵向为4格的方形，如图3.91所示。,2023/2/18,2023/2/18,绘制Via图层：Via图层是用来连接Metal1图层与Metal2图层的接触孔。绘制Via图层需遵守标准宽度规则、与Ploy之间的最小间距规则及与Metal1图层的环绕规则。其具体的规定见表3.9。选取Via图层，绘制横向和纵向各

40、为2格的方形，如图3.92所Metal2示。,2023/2/18,2023/2/18,绘制Metal2图层：Metal2层要与Via和Metal1重叠。绘制Metal2图层要遵守最小宽度规则及与Via的环绕规则，其具体规定如表3.10所示。选取Metal2图层，绘制横向和纵向各为4格的方形，如图3.93所示。注意，此Metal2图层与Via和Metal1图层重叠。,2023/2/18,2023/2/18,2023/2/18,局部设计规则检查：将绘制结果利用局部设计规则检查按钮进行局部设计规则检查。单击图标，利用鼠标左键拖曳出要检查的地方，会弹出Design Rule Check对话框，单击OK

41、按钮，如图3.94所示。图3.95 组合成单元图3.96 组合结果组合成单元：先用选择按钮选取要组合的图形，再执行Draw/Group命令，弹出Group对话框，在Group Cell Name栏内键入名称，然后单击OK按钮。如图3.95所示。经组合后，在Ex2中多一个Cell，如图3.96所示。,2023/2/18,2023/2/18,将组合后的输入端口单元portA移至反相器栅极位置作为输入端口，结果如图3.97所示。注意，在放置时Metal1与Metal1之间的距离要有3个栅格以上，并要以设计规则检查无误才可。,2023/2/18,2023/2/18,放置节点名：单击图标，再选取Meta

42、l2图层，用鼠标左键拖曳出一个与portA单元的Metal2图层重叠的宽为4格、高为4格的区域后，弹出Edit Object(s)对话框，在Port name栏内键入A，在Text Alignment选项中选择文字在框的左边，再单击“确定”按钮，如图3.98所示。截面观察：执行Tools/Cross-Section命令或单击图标，显示的截面图如图3.99所示。,2023/2/18,图3.99 输入端口的截面,2023/2/18,14）加入输出端口：反相器的输出信号是从漏极输出，由于采用MOSIS/Orbit 2U SCNAMEMS设计规范，输出信号由Metal2输出，可在连接pmos和nmos

43、漏极的Metal1上绘制Via层与Metal2层，实现信号的输出。绘制Via层：这里的Via层用于连接Metal1和Metal2图层的接触孔。绘制Via图层要遵守8.1、8.5b、8.5c和8.5d规则，有关规定见表3.11。选取Via图层，在Metal1上绘制横向和纵向均为2格的方形，并用设计规则进行检查，结果如图3.100所示。,2023/2/18,绘制Metal2图层：绘制的Metal2图层要与Via和Metal1重叠，绘制时要遵守表3.10的设计规则。,2023/2/18,2023/2/18,选择Metal2图层，在上一步绘制的Via图层周围画出横向和纵向均为4格的方形，如图3.101

44、所示。注意，此时Metal2与Via和Metal1图层重合。,2023/2/18,2023/2/18,端口取名：选取Metal2图层，单击图标，用鼠标左键拖曳出一个与刚绘制的Metal2图层重叠的宽为4格、高为4格的区域后，弹出Edit Object(s)对话框，在Port name栏内键入OUT，在Text Alignment选项中选择文字在框的右边，再单击“确定”，如图3.102所示。,2023/2/18,图3.102 加入输出端口名,2023/2/18,（15）更改单元名称：将反相器的版图更改Cell名称，执行Cell/Rename Cell命令，打开Rename Cell Cell0对

45、话框，将cell名修改为inv，如图3.103所示。,2023/2/18,图3.103 更改单元名称,2023/2/18,（16）提取T-Spice文件：将反相器的版图转换为T-Spice文件。执行Tools/Extract命令或单击图标，打开Extract对话框，在Extract definition file栏内选择X:TannerLedit100Samples SPRexample1lights.ext文件，如图3.104所示。选择Output标签页，在“Comments”栏中，选择Write nodes name选项，在“Write nodes and devices as”栏内选中N

46、ames项，即设定输出节点以名字出现，并在SPICE include statement栏内输入“.include X:TannerTspice81modelsm12_125.md”，如图3.105所示，然后单击Run按钮。即可提取inv.spc文件。执行File/Open命令，打开inv.spc文件，如图3.106所示。,2023/2/18,图3.104 提取Spice文件,2023/2/18,图3.105 提取Spice文件设定,2023/2/18,图3.106 提取的Spice文件,2023/2/18,若要提取M1、M2的源和漏极的面积和周长，需打开TannerLedit83Sample

47、s SPRexample1lights.ext文件，将NMOS的元件语句中的源和漏极修改为：Drain=ndiff，WIDTH，AREA，PERIMETER Source=ndiff，WIDTH，AREA，PERIMETERPMOS元件语句作同样的修改。再进行提取即可。,2023/2/18,4 T-Spice与W-Edit,T-Spice和W-Edit 是Tanner Research公司提供的仿真工具和波形显示工具。T-Spice具有良好的窗口界面，可以对输入的SPICE网表文件（*.sp或*Spc）进行各种仿真（包括前仿真和后仿真），并在WEdit中显示仿真波形。在本章中，将只介绍T-Sp

48、ice的使用方法及一些特有的命令，而Spice语法可参考其他相关的书籍。除此之外，还介绍W-Edit波形编辑器的使用方法与功能。,2023/2/18,4.1 T-Spice介绍,SPICE（Simulation Program Integrated Circuit Emphasis）是一种用于描述电路的语言，最早是由美国柏克莱发展的，现在Tanner的T-Spice支持Spice 2G6的格式。一个可用于仿真完整的SPICE文件至少需要标题(设定第一行为标题)、电路描述(包含电源，输入信号等)、分析的命令与分析的节点等。但是一般经过版图提取（*.spc文件）或是电路图输出（*.sp文件）的SP

49、ICE网表文件并不会包含电源、输入信号、分析命令、分析节点等信息，而只有基本的电路描述而己。这样的SPICE文件是无法直接进行仿真的，必须加入适当的电源、输入信号、分析命令等描述，才能进行仿真。最基本的方法是直接打开Spice文件，然后依需要键入所要的电源、输入信号、分析命令等描述，就可以进行仿真。T-Spice工具提供了文本编辑的功能，用法与Windows中的记事本一样。图4.1为已设置了参数的反相器SPICE文件。,2023/2/18,图4.1 反相器的SPICE文件,2023/2/18,在编辑完成后进行保存，然后执行仿真。执行Simulation/Run Simulation子命令或单击

50、工具按钮，就可以开始进行Spice仿真。在仿真的过程中，可以选择停止仿真、暂停仿真等。当启动动仿真后，弹出如图4.2所示的运行对话框。要求再一次确认要进行仿真的Spice文件，并给定输出的文件名与需要的参数设定。选择要不要在仿真的过程中显示要观察的信号波形，这样的设定可以实时知道仿真的结果，要暂停仿真或是停止仿真。如果设定无误之后就单击Start Simulation按钮开始进行仿真。,2023/2/18,图4.2 运行对话框,2023/2/18,4.2 T-Spice仿真的参数设置T-Spice仿真的分析参数可通过SPICE命令以文本的方式输入，也可通过交互的方式进行设置。这里介绍通过交互的