Candence使用手册仿真分册.doc

《Candence使用手册仿真分册.doc》由会员分享，可在线阅读，更多相关《Candence使用手册仿真分册.doc（181页珍藏版）》请在三一办公上搜索。

1、Candence使用手册_仿真分册前言PCB仿真 Cadence软件是我们公司统一使用的原理图设计、PCB设计、高速仿真的 EDA工具。进行仿真工作需要有很多方面的知识，须对高速设计的理论有较全面的认识，并对具体的单板原理有一定的了解，还需具备仿真库的相关知识等。在这个分册中仅对仿真软件的使用进行较详细的阐述，还介绍高速设计的一些相关理论，仿真过程是基于 Allegro SPB 15.7的 PCB SI模块进行的。其他知识，如仿真库的知识、约束管理器等请参阅专门的使用手册。在此非常感谢网络南研 EDA和本部 EDA对此手册的支持。 第一章高速设计与 PCB仿真流程本章介绍高速 PCB仿真设计的

2、基础知识和重要意义，并介绍基于 Cadence 的 Allegro SPB15.7的 PCB仿真流程。 1.1高速信号与高速设计随着通信系统中逻辑及系统时钟频率的迅速提高和信号边沿不断变陡，PCB的走线和板层特性对系统电气性能的影响也越发显著。对于低频设计,走线和板层的影响要求不高甚至可以完全忽略不计。当频率超过 50MHz时，PCB走线则必须以传输线考虑，而在评定系统性能时也必须考虑 PCB板材的电参数影响。当系统时钟频率达到 120MHz及更高时，就只能使用高速电路设计方法，否则基于传统方法设计的 PCB将无法工作。因此，高速电路设计技术已经成为电子系统设计师必须采取的设计手段，只有通过使

3、用高速电路设计师的设计技术，才能实现设计过程的可控性。高速系统的设计必须面对互连延迟引起的时序问题以及串扰、传输线效应等信号完整性问题。 通常认为如果数字逻辑电路的频率达到或者超过 45MHZ50MHZ，而且工作在这个频率之上的电路占整个电子系统的一定份量（比如说），就称为高速电路。实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于 1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应，见图 11所示。信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接

4、收端经过一段固定的延迟时间，如果传输延迟时间小于 1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端，如果反射信号很强，叠加的波形就有可能会改变逻辑状态。图 11 传输线效应1.1.1高速信号的确定 上面我们定义了传输线效应发生的前提条件，但是如何得知线延时是否大于 1/2驱动端的信号上升时间呢？一般地，信号上升时间的典型值可通过器件手册给出，而信号的传播时间在 PCB设计中由实际布线长度决定。图 12为信号上升时间和允许的布线长度 (延时)的对应关系。 PCB 板上每单位英寸的延时为 0.167ns.。但是，如果过孔多

5、，器件管脚多，网线上设置的约束多，延时将增大。通常高速逻辑器件的信号上升时间大约为 0.2ns。如果板上有 GaAs芯片，则最大布线长度为 7.62mm。图 12 信号上升时间与允许布线长度的对应关系设 Tr为信号上升时间， Tpd 为信号线传播延时 (见图 13)。如果 Tr4Tpd，信号落在安全区域。如果 2TpdTr4Tpd，信号落在不确定区域。如果 Tr2Tpd，信号落在问题区域。对于落在不确定区域及问题区域的信号，应该使用高速布线方法。图 13 信号传播线延时与上升时间的关系 1.1.2 边缘速率引发高速问题 EDA设计工程师发现 SI问题的起因不仅仅是高速设计。真正的原因不是系统时

6、钟速率的提高，而是驱动器上升和下降时间的缩短。随着芯片制造工艺技术的进步及 IC制造商转向采用 0.25微米或更小工艺，他们所生产的标准元件的裸片尺寸越来越小；边缘速率越来越快，最终会导致 PCB设计中高速问题的产生，而传统的高速分析是不考虑这类问题的。此外，当 IC制造商转向可在更小面积上封装更多功能的高密度器件时，需要开发新型的封装技术。现在， BGA、CSP和 MCM等封装技术都可根据设计要求，在小型封装内提供更多的引脚和更少的封装寄生参数。尽管这些新型器件体积极小，但它们也有其自身的问题。例如，互连线较长。即便不考虑系统时钟速率，高的上升时间和更长的走线长度也让电路板设计工程师面临着严

7、峻的挑战。只要传输线长度引起的延迟超过驱动器上升/下降时间有效长度的六分之一，就会引起传输线问题。例如，若上升时间为 1 ns，走线边缘速率为每英寸 2ns，只要走线长度超过 1英寸，就会发生传输线问题。众所周知，走线长度小于 1英寸的电路板极为少见。因此，采用上升时间为 1ns的设计肯定会出现高速设计问题。随着新型 IC工艺的出现，情况会变得越来越糟。因为上升时间将很快发展到 1ns以下。实际上，大约每隔三年晶体管门长度就会缩短，而其相应的开关速率会增长约 30%。 SI问题的表现方式很多。当边缘速率上升时，时序问题首先暴露出来。传输线效应造成的阻尼振荡 (Ringing)、正尖峰(over

8、shoot)和负尖峰 (undershoot)有可能超过规定的噪音容限。在低速系统中，互连延迟和阻尼振荡可以忽略不计，因为在这种系统中信号有足够的时间达到稳定。但是当边缘速率加快，系统时钟速率上升时，信号在器件之间的传输时间以及同步准备时间都缩短了。当边缘速率低于 1ns时，串扰问题也出现了。通常串扰问题出现在高边缘速率、高密度的电路板上，其成因是走线之间的耦合。亚纳秒级边缘速率会引起高频谐振，很容易耦合到邻近的互连线中，从而造成串扰，拥有大量高速互连的电路板特别容易产生此类问题。当高速器件的边缘速率低于 0.5ns时，电源系统稳定性和 EMI等问题也随之产生。来自大容量数据总线的数据交换速率

9、特别快，当它在电源层中产生足以影响信号的强波纹时，就会产生电源稳定性问题。高速信号也可能产生辐射，EMI因而也成为要关注的另一个设计问题。 1.1.3 传输线效应 PCB板上的走线可等效为下图所示的串联和并联的电容、电阻和电感结构。串联电阻的典型值 0.25-0.55 ohms/foot，因为绝缘层的缘故，并联电阻阻值通常很高。将寄生电阻、电容和电感加到实际的 PCB连线中之后，连线上的最终阻抗称为特征阻抗 Zo。线径越宽，距电源 /地越近，或隔离层的介电常数越高，特征阻抗就越小。如果传输线和接收端的阻抗不匹配，那么输出的电流信号和信号最终的稳定状态将不同，这就引起信号在接收端产生反射，这个反

10、射信号将传回信号发射端并再次反射回来。随着能量的减弱反射信号的幅度将减小，直到信号的电压和电流达到稳定。这种效应被称为振荡，信号的振荡在信号的上升沿和下降沿经常可以看到。注：关于传输线的等效电路请参照电气篇中的“相关计算”。 图 1传输线的等效电路基于上述定义的传输线模型，归纳起来，传输线会对整个电路设计带来以下效应。 反射信号 Reflected signals 延时和时序错误 Delay & Timing errors 多次跨越逻辑电平门限错误 False Switching 过冲与下冲 Overshoot/Undershoot 串扰 Induced Noise (or crosstalk

11、) 电磁辐射 EMI radiation 反射信号 Reflected signals如果一根走线没有被正确终结(终端匹配)，那么来自于驱动端的信号脉冲在接收端被反射，从而引发不预期效应，使信号轮廓失真。当失真变形非常显著时可导致多种错误，引起设计失败。同时，失真变形的信号对噪声的敏感性增加了，也会引起设计失败。如果上述情况没有被足够考虑，EMI将显著增加，这就不单单影响自身设计结果，还会造成整个系统的失败。 反射信号产生的主要原因：过长的走线；未被匹配终结的传输线，过量电容或电感以及阻抗失配。图 15 反射信号延时和时序错误 Delay & Timing errors：信号延时和时序错误表现

12、为：信号在逻辑电平的高低门限之间变化时保持一段时间信号不跳变，过多的信号延时可能导致时序错误和器件功能的混乱。 通常在有多个接收端时会出现问题，电路设计师必须确定最坏情况下的时间延时以确保设计的正确性。 信号延时产生的原因：驱动过载，走线过长。图 1 信号延时错误 多次跨越逻辑电平门限错误 False Switching： 信号在跳变的过程中可能多次跨越逻辑电平门限从而导致这一类型的错误。多次跨越逻辑电平门限错误是信号振荡的一种特殊的形式，即信号的振荡发生在逻辑电平门限附近，多次跨越逻辑电平门限会导致逻辑功能紊乱。反射信号产生的原因：过长的走线，未被终结的传输线，过量电容或电感以及阻抗失配。图

13、 1 逻辑开关错误翻转 过冲 Overshoot/Undershoot： 过冲来源于走线过长或者信号变化太快两方面的原因。虽然大多数元件接收端有输入保护二极管保护，但有时这些过冲电平会远远超过元件电源电压范围，损坏元器件。图 1信号的上冲与下冲串扰 Induced Noise (or crosstalk) ：串扰表现为在一根信号线上有信号通过时，在 PCB板上与之相邻的信号线上就会感应出相关的信号，我们称之为串扰。信号线距离地线越近，线间距越大，产生的串扰信号越小。异步信号和时钟信号更容易产生串扰。因此消除串扰的方法是移开发生串扰的信号或屏蔽被严重干扰的信号。电磁辐射 EMI radiatio

14、n ：EMI(Electro-Magnetic Interference)即电磁干扰，产生的问题包含本身产生过量的电磁辐射及受周围电磁辐射干扰两方面。EMI表现为当数字系统加电运行时，会对周围环境辐射电磁波，从而干扰周围环境中电子设备的正常工作；或者是对周围电磁干扰过于敏感。 1.2 高速 PCB仿真的重要意义 1.2.1板级 SI仿真的重要意义 过去，PCB性能要采用一系列仪器测试电路板原型(通常接近成品)来评定。电路的复杂性增加之后，多层板和高密度电路板出现了，人们开始用自动布线工具来处理日益复杂的元器件之间的互联。此后，电路的工作速度不断提高，功能不断翻新，元器件之间连线的物理尺寸和电路

15、板的电特性日益受到关注。从根本上讲，市场是电路板级仿真的强劲动力。在激烈竞争的电子行业，快速地将产品投入市场至关重要，传统的 PCB设计方法要先设计原理图，然后放置元器件和走线，最后采用一系列原型机反复验证/测试。修改设计意味着时间上的延迟，这种延迟在产品快速面市的压力下是不能接受的。图 19 PCB设计流程比较“ 第一时间推出产品”的设计目标不只是一句广告词，事实上，这是生死攸关的竞争需要。在产品设计初期识别、预防和改正设计错误，可以防止电路板出错，这种操作模式比以往任何时候都至关重要，PCB仿真就是最好的方法之一。板级仿真工具的作用就是在电路板制造前后帮助设计人员更快地开展调试工作。 Ca

16、dence公司的 PCB SI和 SigXplor设计工具为我们高速 PCB的仿真提供了强有力的手段，在系统方案设计与决策的时候，通过仿真往往能解决很多悬而未决的棘手问题，增加了对系统设计方案的可预见性，配合后端的 PCB设计与后仿真，能使我们从根本上解决高速信号的分析与处理问题。 1.2.2系统级 SI仿真的重要意义 新一代的 EDA信号完整性工具主要包括布线前/布线后 SI分析工具和系统级 SI工具等。使用布线前 SI分析工具可以根据设计对信号完整性与时序的要求在布线前帮助设计者选择元器件、调整元器件布局、规划系统时钟网络和确定关键线网的端接策略。SI分析与仿真工具不仅可以对一块 PCB板

17、的信号流进行分析，而且可以对同一系统内其它组成部分如背板、连接器、电缆及其接口进行分析，这就是系统级的 SI分析工具。针对系统级评价的SI分析工具可以对多板、连接器、电缆等系统组成元件进行分析，并可通过设计建议来帮助设计者消除潜在的 SI问题，它们一般都包括 IBIS模型接口、2维传输线与串扰仿真、电路仿真、SI分析结果的图形显示等功能。这类工具可以在设计包含的多种领域如电气、EMC、热性能及机械性能等方面综合考虑这些因素对 SI的影响及这些因素之间的相互影响，从而进行真正的系统级分析与验证。对已经设计完成的系统的 PCB进行后仿真发现信号完整性问题常常是非常被动的事，即使后仿真找到了问题所在

18、，解决这些 SI问题往往要从头再来，这样一来，既增加了设计成本，也发挥不了 EDA设计工具对设计的指导作用，通过前仿真来决定系统的设计方案，可以有效的解决困扰我们的高速设计中的 SI问题，将后续 PCB设计的风险降到最低，这就是 PCB SI和 SigXplor工具需要完成的任务。Cadence公司的 PCB SI和 SigXplor设计工具可以仿真实际物理设计中的各种参数，对系统中的信号完整性和时序(timing)、串扰Crosstalk)、EMI问题进行定量的分析。 运用 PCB SI和 SigXplor设计工具进行系统级前仿真可以验证设计方案的可实现性，根据设计对 SI与时序的要求来选择

19、关键元器件、优化系统时钟网络及系统各部分的延迟、选择合理的拓扑结构，调整 PCB的元器件布局、确定重要网络的端接方案。PCB SI和 SigXplor设计工具不仅可以对一块 PCB板的信号流进行分析，而且可以通过设置 Design Link对同一系统内其它组成部分如背板、接线器、Interconnect线缆及其各个功能模块或插板进行综合分析，完成系统级的 SI分析。针对系统级的 SI分析工具可以对多板、接线器等系统组成部分进行分析，得出一系列的约束条件(Constraint)给系统的各个组成部分。在验证系统设计方案的同时得出解决 SI问题的最大设计空间(Solution space)，同样是我

20、们 EDA工程师的首要任务。 在系统级 SI仿真和设计验证中，点到多点的拓扑分析一直是困扰 SI工程师的难点之一,随着总线频率的提高和器件的驱动能力、上升和下降延的特性差异，这些问题的解决起来越发困难，在系统背板设计过程中，还要考虑的系统对不同功能单元的兼容性，互换性、系统的满载和空载(如空载时残余导线对 SI的影响)时，不同拓扑结构对 SI的影响，要考虑到各个功能单元的最大时序余量，给它们更大的时序空间，增加模块的可实现性。目前，高速串行总线的应用在某种程度上缓解了高速系统设计中现的 SI问题，LVPECL,LVDS已经在很多高速系统中广泛采用，采用点到点的简单拓扑结构也可以避免不少高速设计

21、问题。 系统级仿真的设计过程往往是一个不断反复的过程,通过仿真提高系统的兼容性，给各个功能模块或子单元最大的时序空间是我们追求的目标，同时，还要考虑到器件工作在最恶劣情况下(Worst case)系统的时序(timing)，过冲(Overshoot,Undershoot),EMI等方面的问题，这对于提高系统的稳定性和可靠性起到非常重要的作用。 1.3高速 PCB仿真设计基本流程 1.3.1 PCB仿真设计的一般流程： 图 1-10 PCB仿真设计的一般流程原理图设计阶段： 编制元件表、建立连线网表、建立元器件封装库、确定电路逻辑符号与物理器件的映射（指定元器件封装）PCB前仿真 高速 PCB的

22、前仿真包括以下几个方面：信号完整性(SI)仿真时序(TIMING)仿真电磁兼容性(EMI)仿真PCB布局布线： 模板设计、确定 PCB尺寸、形状、层数及层结构、元件放置、输入网表、设计 PCB布线规则、 PCB交互布局、PCB走线、 PCB光绘文件生成、钻孔数据文件。PCB后仿真 高速 PCB的后仿真包括以下几个方面：信号完整性(SI)后仿真，电源完整性(PI)后仿真，电磁兼容性(EMI)后仿真功能、性能、EMI测试： 单板调试、性能测试、设计验证、温度试验、EMI测试等。 1.3.2基于 CADENCE Allegro工具的板极仿真设计的流程 Cadence板级系统设计的基本思路可用图 2.

23、2所示的完整流程给予描述，各部分内容如下： 1.项目管理器（Project Manager）：管理项目设计所使用的工具及工具所产生的数据。 2.原理图输入（Design Entry）：完成设计输入，由 Concept-HDL工具实现，在这一环境中，可以灵活使用各种工具，快速高效的将原理图送入计算机，生成后续工具能够处理的设计数据。 3.设计转换（Transfer to PCB Design）在原理图设计完成之后，要生成描述其连接关系的文件及元件的封装说明，以便能够进入布局布线设计，或者在布局、布线完成之后，要将其最终的 PCB信息反馈到原理图上，以保证原理图与 PCB设计的一致性。这种由前到后

24、或由后到前的设计数据的转换与传递都是由 Design Sync工具完成的，它是连接前端原理图设计与后端 PCB设计的不可缺少的桥梁，完成原理图到 PCB或 PCB到原理图的数据传输。 4.板极设计（Board design）实现元器件的自动与交互布局、信号自动与交互布线、生成后续制造与装配所需的各种数据文件，由Allegro工具实现。 5.高速 PCB规划设计（ Floor Planner）PCB SI工具实现，在该环境中能够完成高速 PCB设计的性能分析，并将发现的问题传递，到前端的 Concept-HDL或后端的 PCB Design，以便能够得到纠正。在该环境中可以对 PCB版图进行电磁

25、兼容性（ EMC）和信号完整性分析，并将分析结果传递到 Concept-HDL和 Allegro，从而不断修改和完善 PCB版图，这一工具在信号频率较高的 PCB版图设计中尤为有用。图 1-11 Allgero板级设计流程基于 Cadence Allegro设计工具的 PCB设计流程图第二章仿真设置从这一篇开始，我们进入到仿真过程。在仿真之前，必须对需仿真的 PCB一些参数进行设置。 2.1打开 BRD文件打开 PCB SI，启动 Cadence Product Choices 界面，如图 21，一般我们选择 Allegro PCB SI 630(SPECCTRAQuest)：图21 仿真选择

26、窗口在打开的Allegro PCB SI 630( SPECCTRAQuest)窗口中选择菜单FileOpen命令，通过浏览器打开所要仿真的BRD文件，出现如下界面：图2-2 Allegro PCB SI 界面 2.2调用并运行设置向导 PCB SI 在进行拓扑抽取和仿真时，对要求仿真的 PCB板必须正确包含以下信息：网表（ Netlist）正确描述了板中的器件和连接关系。 PCB叠层信息（PCB stackup data）为了抽取较精确的传输线模型必须提供的参数。 DC 电压设置为了确定在拓扑结构中终端电压值。 器件类属性（Device CLASS） 要求仿真的器件的 IC, IO or D

27、ISCRETE属性正确，如集成电路为 IC属性，接插件为 IO属性，电阻为 DISCRETE属性等。 仿真模型分配 对于要求仿真网络所涉及到的器件的仿真模型要正确分配。 正确的 PINUSE属性 器件的 PINUSE属性包括 BI, GROUND, IN, NC, OCA, OCL, OUT, POWER, TRI, UNSPEC，必须对该属性正确设置。根据上述要求，PCB参数的设置主要包括： PCB板叠层参数设置、 DC网络的属性设置、器件属性设置(CLASS和 PINUSE属性)、信号模型分配等。其中 PCB板叠层参数设置在前仿真中，由于没有布线信息，可以在前仿真时不设置，但在后仿真时，由

28、于此时要对实际布线结果进行仿真，因此必须对板叠层参数进行设置。 PCB参数的设置可以手工单步设置也可以采用 Database Setup Advisor自动引导设置，手工单步设置与自动引导设置每一步执行后的的功能界面是一样的。下面我们讲述自动引导设置的步骤，手工设置就不再重复。在进行参数设置之前应对所仿真的 PCB有较详细的了解。通过菜单ToolsSetup Advisor命令打开 Database Setup Advisor窗口，打开的窗口如下图所示：图23 Database Setup Advisor窗口 2.2.1编辑叠层参数和线宽以适应信号线阻抗 在上图中2-3点击“ ”按钮会弹出Da

29、tabase Setup AdvisorCrossSection窗口，在这个窗口中会出现一个“ ”按钮，点击这个按钮将会弹出 Layout Cross Section窗口，在这个窗口里就可以按照上边PCB加工厂家提供的叠层参数将该 PCB板的叠层所需的参数设置好，其窗口和设置好的参数入下图：图24 Layout Cross Section特征阻抗设置窗口参数设置好了之后，点击该窗口左下角的“”按钮关闭 Layout Cross Section窗口，这样叠层就设置完了。上图的 Impedance列表不必输入，它是根据前面输入的介质厚度、线宽和铜厚自动计算出来的，我们每改动一个参数的时候，按一下键

30、盘的 Tab键，Impedance值就会动态的改变，这样也可以验证 PCB加工厂家提供的叠层参数是否正确。通常计算出的阻抗值与期望值只要差别不是太大，我们都认为其是正确的，因为每个 PCB加工厂家的工艺水平不同，实际生产出的 PCB的阻抗值与 Cadence理论计算出来的阻抗值肯定是有一定的偏差的。 Layout Cross Section窗口左下角还有关于板厚的动态显示，板厚为 2mm+/-10，最大不能超过 2.2mm，如果板厚超厚了或者没有达到 2mm，还需要调整一下介质或者铜厚，使最终板厚满足 2mm的要求。如果需要对差分信号进行仿真，则将 Layout Cross Section窗口

31、右下角的 Diffrential Mode复选框“”上，这样参照下图的设置将差分信号的线宽和线距设置正确，将 Coulping Type的选项选成 EDGE模式（信号线的边缘 vs.信号线边缘）。参数设置结果如下图所示：图25 Layout Cross Section差分模式设置窗口在上图中，如果我们改变线宽，在键盘上按 Tab键或者将光标移开时，将会弹出如下的窗口：图 26 选择计算的目标窗口上图的意思是选择重新计算的目标，即是，如果选择 Diffrential Impedance那么就是线间距不变，重新计算一下阻抗值；反之，则是阻抗不变，调整线间距。我们通常是线间距不变重新计算阻抗值一般是

32、调整线宽，实际上是改变线的间距，不知对否。同样，在我们改动线间距的时候也要弹出一个类似图 2-7的窗口来，照样是线宽不变而重新计算阻抗值。其弹出的窗口如下：图 27 选择计算的目标窗口 2.2.2输入 DC网络电平 在上一步骤（叠层参数设置）进行完之后，接下来点击“”按钮，下面就是对DC网络的电平值进行设置了。鼠标点击Database Setup AdvisorDC Nets窗口内的“”按钮，就会弹出Identify DC Nets窗口（在弹出该窗口之前，如果出现某某DC网络没有Power和GND 焊盘的时候，关闭提示窗口即可）。打开窗口界面如下：图 28 Identify DC Nets窗口

33、参照上图2-8，将DC网络的电平值进行设置，例如： 选择GND网络，右边电平值输入“ 0” 选择+3.3v网络，右边电平值输入“ 3.3” 选择VCC网络，右边电平值输入“5” 选择VCC18网络，右边电平值输入“1.8” 选择VCC25网络，右边电平值输入“2.5”点击OK按钮， 关闭Identify DC Nets窗口上边有一些电源接的芯片可能由于找不到IBIS模型，这样就不能对该芯片接的网络进行仿真，也就没有必要指定该芯片电源的电平值了，大家在以后的仿真过程中具体问题具体对待，没有必要指定电平的时候，可以不必指定。如果你对芯片接的网络不是很清楚，那么就把所有DC网络的电平值都输入全。通过

34、上边的操作步骤可以看出，电源网络命名比较规范能方便寻找电源并输入电平值，而且不会遗漏。所以希望硬件工程师对于电源网络起名一定要有规律。关于电源网络指定电平的操作有不清楚的地方参看操作实例：设定电平值.avi 2.2.3分立器件和插座器件的标号归类设置 在Database Setup Advisor窗口中点击“”按钮，将进入Database Setup AdvisorDevice Setup窗口，点击该窗口的中下部 “”按钮， Device Setup窗口弹出，需要设置的内容主要是分立元件，即连接器、电阻、排阻、电容、电感、二极管和三极管等等。具体的填写情况和含义见下图29： 图29 Devic

35、e Setup窗口参照上图设置完之后，点击“”按钮关闭Device Setup窗口，这时会弹出 Device Setup Changes 报告窗口，这个窗口详细的列出了 PINUSE和CLASS属性变化。点击 Close关闭Device Setup Changes 报告窗口，报告中把上边选中的 R*、C*等分立元件都罗列了出来。 2.2.4器件赋上相应的模型 在进行仿真前，要将器件赋上相应的模型，CADENCE应用 DML模型，这种模型可以从 IBIS转换而来。在Database Setup AdvisorDevice Setup窗口中点击“”按钮，将进入Database Setup Advi

36、sorSI Models窗口，点击该窗口的中央的“”按钮， Signal Model Assignment窗口弹出（如果弹出警告的窗口，选择Yes继续）。这个窗口的功能主要是对器件赋相应的模型，以及对分立元件生成Espice模型。窗口界面见下图： 图210 Signal Model Assignment窗口 该界面有三个标签栏，提供了三种不同的列表方式进行模型分配，作用是一样的： Create Model 可以用来产生 IBIS Device Model和 Espice Device Model。一般阻容器件模型和接插件模型使用该功能产生。 Find Model 模型分配。例如给电阻 R706

37、分配模型：首先选中电阻R706（Devie名称RESISTOR_SMD-31160025,1206R,51B），然后执行 Find Model 命令，出现 Model Browser界面。在 Model Type Filter中选中 Espice Device，在 Model Name pattern中输入通配符*，列出库中的所有 Espice Device模型。选中 50或者resistor50后模型将自动分配给器件R706。 Edit Model 编辑模型参数 Auto Setup 自动分配模型。当模型名与器件的 Refdes名相同时，执行 Auto Setup命令可以自动将模型分配给该器

38、件。 Save 保存模型分配映射文件。 Load 调入模型分配映射文件。 Perference 仿真参数设置。在赋器件模型之前要将模型所在的路径赋正确（一般器件的 IBIS模型都集中放在一个目录下），模型的路径管理菜单是：AnalyzeSI/EMI SimLibrary或者点击工具栏图标“”都可以打开如下的 Signal Analysis Library Browser窗口：图211 Signal Model Library Browser窗口3.2.4.1 用公司仿真库给器件赋模型 我们公司有统一的仿真库， 所以要求用统一的仿真库流程进行模型配置。公司的仿真库由专人进行维护和管理。在使用仿真

39、库时直接调用总库的 NDX进行浏览或查询，自动给器件赋上模型，然后在 PCB仿真设计环境下直接调用 dml文件（模型）进行仿真。关于仿真库的具体使用可参照仿真库使用手册。 公司的仿真库放在服务器 10.12.18.61ztelibSigNoiseLib下，公司统一库根据模型的分布和管理分成十个 ndx文件，如下图 212：图 212公司仿真库在给 PCB的元件赋模型前，先进行路径设置：在 PCB设计环境下， SetupUser PreferencesDesign_pathssignoisepath:选择 NDX文件所在目录，如映射盘 Z:SigNoiseLib，如下图所示：图 2-13设置公司

40、仿真库路径一块经过仿真的单板的文件管理，应该有其对应的模型配置文件 DAT，根据单板要仿真的器件先估计一下模型的分布情况，确定要调用的 NDX文件，在 PCB仿真设计环境下，把所用到的 NDX调出来，如图 214：图 214调出所用到的 ndx然后可以查看模型的自动配置情况，操作如图 215：图 215按仿真库自动配置模型从图 216可以看到模型的自动配置情况，在这过程，如果前面没有对电源网络进行定义，会有一个提问，按“YES”继续。图 216模型配置情况具体内容请参见专门的仿真库使用手册和仿真库管理流程仿真库，接插件的仿真库是如何建立的？这种仿真的可信度如何？。 3.2.4.2 手工给器件赋

41、模型 如果需要手工调用模型，请按下面的步骤进行：由于Cadence软件不能直接使用 IBIS模型，所以IBIS模型必须转换成 Cadence可识别的DML文件才可以，转换的菜单在上图 3-11最下端的 Translateibis2signoise，转换之后的 DML文件可以与IBIS文件放在同一目录下，转换的操作实例为：生成DS90CP22的DML文件.avi如果，你转换IBIS模型报错的话，用IBIS模型的语法检查程序：开始程序Allegro SPB 15.7= Model Integrity，进行语法检查，检查结束后将正确的File name改成所需模型名即可。 DML文件转换完成之后，下

42、面就将这些文件所在的路径加到 Device Library Files列表下边，点击 Add Existing Library-按钮，在下拉列表中选择 Local Library Path 选项，然后通过浏览器将 DML文件所在的路径指上去即可，具体的操作实例为：添加DML库路径.avi这时再看Device Library Files下边的列表里将多出来许多 Dml的路径文件，如下图所示：图217添加DML文件之后的Signal Model Library Browser窗口上图3-16的意思是DML模型的路径是： E:Simulation_TrainingIBIS_Model，阻、容和连接器

43、件的 Espice模型将加到与BRD文件同一目录的devices.dml文件当中,你现在可以打开devices.dml文件看看，文件是空的。到此，模型库的路径算是连接起来了，关闭 Signal Model Library Browser窗口。接下来的工作就是将库路径里面的模型加到相应的器件上即可，赋元件的模型的具体的操作步骤为： 在图2-10所示的 Signal Model Assignment窗口中找到要赋模型的器件并用鼠标点击该元件的 Device名字 鼠标点击下边的按钮 在弹出的 Model Browser窗口里面找到相应的模型（注意上边的三个模型过滤参数分别为： All Librari

44、es、Ibis Device和*） 选择Close按钮关闭 Model Browser窗口赋该元件的模型的图解说明如下：图218添加模型的图解说明窗口按照此方法就可以将其它有 IBIS模型的器件都赋上模型，对于阻、容器件，通常是没有 IBIS模型的，我们需要根据其值的大小创建一个Espice模型，创建的过程见下图：图219添加电阻 Espice模型的图解说明窗口在上图1-13中点击 “”按钮之后就会弹出如下图 3-19所示的窗口，照下图 220的参数设好之后点击“”按钮结束。图220添加电阻 Espice模型的图解说明窗口（续）生成电阻模型的实例如下：生成2k电阻的ESpice模型.avi对于

45、与仿真无关的阻、容器件可以不必都生成并赋上 Espice模型，仿真哪个信号或者哪组信号，主要与这些信号相关的器件都有模型就可以了，到此，赋模型的工作结束了。这时再打开 devices.dml文件，可以看到，已经有添加的电阻的Espice模型。 查找电阻模型的实例如下：查找电阻模型.avi 2.2.5使用SI Audit 进行核查 在Database Setup AdvisorSI Models窗口中点击“”按钮，将进入 Database Setup AdvisorSI Audit窗口，点击该窗口的中央的“”按钮， Net Audit窗口就会弹出，该窗口主要的功能就是检查要仿真的网络设置情况，相

46、应网络的器件模型是否赋全，叠层设置的参数信息等等。假设需要对 TC总线有仿真要求，我们对 TC*信号检查一下，在网络过滤器中输入 TC*，按键盘 Tab键，选择 TC1网络并点击 按钮，弹出的窗口如下：图 221 Net Audit图解说明窗口对于缺少模型的元件，需要返回上一步骤赋模型的窗口中进行添加，如果没有错误就可以关闭 Net Audit窗口了，在Database Setup AdvisorSI Audit窗口中点击“”按钮结束仿真设置向导。 2.3设置 IO管脚的测试条件和逻辑门限值在给器件赋好模型后，我们还有一个需要经常修改的地方，就是模型参数中的测试条件，这是因为同一器件的不同功能

47、的 IO管脚可能使用的是同一个 IOCell模型，厂家在测试这些管脚的功能参数时可能使用了不同的测试条件，因此我们在对不同的管脚所在的网络进行仿真时，必须根据该管脚实际测试条件进行设置。执行 Analyze -SI/EMI Sim -Library启动 Signal Analysis Library Browser界面，选中你所需设置的器件，再启动 Model Browser界面。选中所需管脚，点击 Editor，启动 IOCell Editor界面，如图 229所示。其中有四个标签，我们会经常修改的是 Delaymeasurement标签，该标签的内容必须根据 DATASHEET的数据进行填写。因为现在公司有统一的 IBIS模型库，DATASHEET有这些参数的已加上了，但往往有些粗糙的 DATASHEET没有给出这些参数，此时使用该器件的设计人员必须向厂家咨询获得该参数，否则仿真将无法进行。图 2-22修改 IO管脚的测试条件另外，除了 DelayMeasurement标签需要设置外，通常还需要设置输入缓冲器模型 Input Section标签中 Logic Th