1绪论及工艺基础.ppt

《1绪论及工艺基础.ppt》由会员分享，可在线阅读，更多相关《1绪论及工艺基础.ppt（66页珍藏版）》请在三一办公上搜索。

1、超大规模集成电路设计,绪论及工艺原理,2,课程目标,学习利用MOS器件构建数字集成电路及简单的版图知识培养电路设计能力：根据不同设计要求（面积，速度，功耗和可靠性），进行电路分析和优化设计的能力,3,关于本课程,联系器件和电路知识：SOC、ULSI、MEMS方向均需要,是,功能要求,行为设计（VHDL）,行为仿真,综合、优化网表,时序仿真,布局布线版图,后仿真,否,是,否,否,是,Sing off,4,课程教材和参考书,教材：集成电路原理与设计参考书：数字集成电路设计透视，第二版，Rabaey数字集成电路电路、系统与设计等,5,第一章 绪论,集成电路的历史集成电路的发展规律等比例缩小原则未来发

2、展和挑战,6,集成电路的发展,第一个晶体管是那年发明的?A.1945 B.1947 C.1951 D.1958,发明者当时供职与哪家公司?A.IBM B.Bell Lab C.TI D.Motorola,7,第一个晶体管,Modern-day electronics began with the invention in 1947 of the bi-polar transistor by Bardeen et.al at Bell Laboratories,8,The evolution of IC,第一块集成电路是那年做出来的?A.1956 B.1958 C.1959 D.1961,发明者

3、当时供职于哪家公司?A.IBM B.Bell Labs C.TI D.Motorola,9,第一块集成电路,In 1958 the integrated circuit was born when Jack Kilby at Texas Instruments successfully interconnected,by hand,several transistors,resistors and capacitors on a single substrate,10,晶体管发展,Transistor Bardeen et.al.(Bell Labs)in 1947Bipolar transi

4、stor Schockley in 1948First monolithic IC Jack Kilby in 1958First commercial IC logic gates Fairchild 1960TTL 1962 into the 1990sECL 1974 into the 1980s,11,MOSFET 工艺,MOSFET transistor-Lilienfeld(Canada)in 1925 and Heil(England)in 1935CMOS 1960s,但是有很多工艺加工问题PMOS in 1960s(calculators)NMOS in 1970s(4004

5、,8080)for speedCMOS in 1980s 功耗优势BiCMOS,Gallium-Arsenide,Silicon-GermaniumSOI,Copper-Low K,strained silicon,High-k gate oxide.,12,The First Integrated Circuits,Bipolar logic1960s,ECL 3-input GateMotorola 1966,13,Intel 4004 Micro-Processor,19711000 transistors1 MHz operation：NMOS 工艺,14,Intel Pentium(

6、IV)microprocessor,15,绪论,集成电路的历史集成电路的发展规律等比例缩小原则未来发展和挑战,16,Moores Law,1965年，Gordon Moore预测单个芯片上集成的晶体管的数目每18个月可以增加一倍2300 transistors,108 KHz clock(Intel 4004)-197116 Million transistors(Ultra Sparc III)-199842 Million,2 GHz clock(Intel P4)-2001125 Million,3.4Ghz(Intel P4 Prescott)-2004 Feb 02,17,Moore

7、s Law plot(from his original paper),18,#of Transistors per Die,Source:ISSCC 2003 G.Moore“No exponential is forever,but forever can be delayed”,19,摩尔定律晶体管贬值,Gordon Moore在1965年提出了摩尔定律，认为芯片上晶体管的数目每18个月增加1倍，这相当于每个晶体管的价格同步下降的过程假设1965年一辆豪华跑车的售价是10万美元，如果该车的价格也能按照摩尔定律发展，则目前的售价如何？,20,绪论,集成电路的历史集成电路的发展规律等比例缩小

8、原则未来发展和挑战,21,MOS器件的发展：按比例缩小,半导体工艺技术的发展遵循摩尔定律：新工艺的特征尺寸是前代工艺的0.7倍，即器件密度为前代的2倍MOS器件的发展就是按比例缩小（scaling down）的过程,22,MOSFET缩小趋势,23,按比例缩小理论,为了跟上摩尔定律，器件尺寸不断缩小，短沟效应等二级效应出现，为了抑制二级效应，在器件按比例缩小过程中需要遵守一定的规则:恒定电场原则CE恒定电压原则CV准恒定电场原则QCE,24,器件的横向尺寸和纵向尺寸缩小倍外加电压按同样比例缩小衬底掺杂浓度按同样比例增大对于相邻两代工艺，1.4,按比例缩小：CE规则,25,MOS器件按比例缩小,

9、26,按CE规则缩小后的器件性能1.耗尽层厚度的变化,CE中通过按比例降低工作电压和提高衬底掺杂浓度，可以使得源漏pn结耗尽区宽度实现按比例缩小,27,2.阈值电压的变化,阈值电压不是严格的按比例缩小,28,3.工作电流的变化,按CE规则缩小的器件的导通电流按比例缩小由于沟道宽度w按比例缩小，因此器件的沟道电流密度不变器件的导电因子增加倍,29,MOS器件缩小前后的输入和输出特性,根据实际测量的结果，按比例缩小后的器件基本符合CE规则的预计,30,4.延迟时间和功耗的变化,按比例缩小后，器件的特性基本按比例变化性能：速度按比例增加功耗：由于电流和电压按比例缩小，功耗按照平方的关系缩小,31,按

10、比例CE规则对电路影响,综合考虑速度和功耗的参数PDP按3次方减小，而面积，按照平方减小可见，CE规则变化的器件集成度按平方增加，速度线性增加，而功耗平方减小这就是为什么人们不断追求半导体工艺的进步的主要原因,32,按比例变化CE 1,33,按比例缩小理论,恒定电场原则CE恒定电压原则CV准恒定电场原则QCE,34,Silicons Roadmap,For a Cost-Performance MPU(L1 on-chip SRAM cache;32KB in 1999 doubling every two years),35,Worldwide Semiconductor Revenue,S

11、ource:ISSCC 2003 G.Moore“No exponential is forever,but forever can be delayed”,36,绪论,集成电路的历史集成电路的发展规律等比例缩小原则未来发展和挑战,37,Gate Length Scaling,微电子未来发展more moore,38,微电子未来发展more than moore,39,40,微电子未来挑战：物理极限,1999 1000 electrons to change state2010 8 electrons to change state2020-1 electron to change state

12、Source:California Computer News,2003,41,微电子未来挑战：工艺技术,光刻线条晶圆尺寸,42,微电子未来挑战：经济因素,42,43,经济因素：加工费用,研制成本每代产品增加1.5倍增加工艺步骤每代成本增加1.3倍设备费用封装价格能源价格,集成电路原理与设计,集成电路制作工艺：工艺基础,45,第二章 集成电路制作工艺,2.1.1 集成电路加工的基本操作2.1.2 MOS结构和分类2.2.1 N阱CMOS工艺2.2.2 深亚微米CMOS工艺2.3.1 CMOS IC中的寄生效应2.3.2 SOI工艺2.3.3 CMOS版图设计规则,46,2.1.1 集成电路加工

13、的基本操作,1、形成薄膜（二氧化硅、多晶硅、金属等薄层）2、形成图形（器件和互连线）3、掺 杂（调整器件特性）,47,半导体芯片制作过程,48,硅片（wafer）的制作,49,掩模版（mask,reticle）的制作,50,外延衬底的制作,51,1、形成图形,半导体加工过程：将设计者提供的集成电路版图图形复制到硅片上光刻与刻蚀：半导体加工水平决定于光刻和刻蚀所形成的线条宽度,52,光刻（photolithography）,53,曝光（exposure）,54,刻蚀（etch）,55,光刻的基本原理,56,正胶和负胶的差别,57,2、薄膜形成：淀积,58,2、薄膜形成：氧化,59,3、掺杂：扩散和注入,60,从器件到电路：通孔,61,从器件到电路：互连线,62,从器件到电路：多层互连,63,从器件到电路：多层互连,64,从硅片到芯片：加工后端,65,从硅片到芯片：加工后端,66,从硅片到芯片：加工后端,